公开(公告)号：CN1870175B

公开(公告)日：2010-06-09

申请号：CN200610084114.4

申请日：2006-05-23

Applicant: 株式会社瑞萨科技

Inventor： 新居浩二 ,  大林茂树 ,  牧野博之 ,  石桥孝一郎 ,  筱原寻史

IPC: G11C11/416 ,  G11C11/419 ,  G11C11/413

CPC classification number: G11C11/419 ,  G11C5/063 ,  G11C11/412

Abstract: 按每个存储器单元列配置单元电源线(PVL0-PVLn)，根据对应列的位线(BL0、/BL0-BLn、/BLn)的电压电平调整单元电源线的阻抗或电压电平。在数据写入时，根据选择列的位线电位，将单元电源线设成浮置状态，变更其电压电平，并减小所选择的存储器单元的锁存能力，高速写入数据。从而，实现在低电源电压下也能稳定进行数据的写入/读出的静态型半导体存储装置。

公开(公告)号：CN1495794A

公开(公告)日：2004-05-12

申请号：CN03152233.5

申请日：2003-07-29

Applicant: 株式会社瑞萨科技

Inventor： 筱原寻史

IPC: G11C11/34 ,  H01L27/10

CPC classification number: G11C29/808

Abstract: 本发明提供一种提高设有冗余电路的半导体存储装置的制造成品率的技术。半导体存储装置(1)中包括：标准RAM2，相对标准RAM2独立设置并作为冗余电路起作用的RAM3，以及用冗余RAM3的冗余存储单元阵列置换标准RAM2的标准存储单元阵列的控制部分4。控制部分(4)能用构成冗余存储单元阵列的多个冗余存储单元中的一部分，置换标准存储单元阵列。因此，能够不使用有缺陷的冗余存储单元地将发生生缺陷的标准存储单元阵列加以置换。结果，提高了半导体存储装置(1)的制造成品率。

公开(公告)号：CN101853698A

公开(公告)日：2010-10-06

申请号：CN201010157113.4

申请日：2006-05-23

Applicant: 株式会社瑞萨科技

Inventor： 新居浩二 ,  大林茂树 ,  牧野博之 ,  石桥孝一郎 ,  筱原寻史

IPC: G11C11/413

CPC classification number: G11C11/419 ,  G11C5/063 ,  G11C11/412

Abstract: 本发明提供一种半导体装置。按每个存储器单元列配置单元电源线(PVL0-PVLn)，根据对应列的位线(BL0、/BL0-BLn、/BLn)的电压电平调整单元电源线的阻抗或电压电平。在数据写入时，根据选择列的位线电位，将单元电源线设成浮置状态，变更其电压电平，并减小所选择的存储器单元的锁存能力，高速写入数据。从而，实现在低电源电压下也能稳定进行数据的写入/读出的静态型半导体存储装置。

公开(公告)号：CN1870175A

公开(公告)日：2006-11-29

申请号：CN200610084114.4

申请日：2006-05-23

Applicant: 株式会社瑞萨科技

Inventor： 新居浩二 ,  大林茂树 ,  牧野博之 ,  石桥孝一郎 ,  筱原寻史

IPC: G11C11/416 ,  G11C11/419 ,  G11C11/413

CPC classification number: G11C11/419 ,  G11C5/063 ,  G11C11/412

Abstract: 按每个存储器单元列配置单元电源线(PVL0－PVLn)，根据对应列的位线(BL0、/BL0－BLn、/BLn)的电压电平调整单元电源线的阻抗或电压电平。在数据写入时，根据选择列的位线电位，将单元电源线设成浮置状态，变更其电压电平，并减小所选择的存储器单元的锁存能力，高速写入数据。从而，实现在低电源电压下也能稳定进行数据的写入/读出的静态型半导体存储装置。