公开(公告)号：CN110291643A

公开(公告)日：2019-09-27

申请号：CN201780086349.3

申请日：2017-12-18

Applicant: 株式会社电装

Inventor： 原田峻丞 ,  加藤久登

IPC: H01L29/78 ,  H01L21/76 ,  H01L21/8234 ,  H01L27/088

Abstract: 半导体装置，设于半导体基板(4)，隔着分离区域(16)而配置有栅极驱动型的主元件(2)和电流检测用的感测元件(3)，在形成于上述半导体基板的上述感测元件以及上述分离区域的结构中，对上述感测元件的电阻做出贡献的至少一部分电阻成分(4c～4f，4p～4r，22b～22e)形成为比对上述主元件的电阻做出贡献的同等构成部分的电阻成分(4，4a，4b，22a)高的电阻值。

公开(公告)号：CN103811492B

公开(公告)日：2017-11-03

申请号：CN201310397355.4

申请日：2013-09-04

Applicant: 株式会社电装

Inventor： 原田峻丞 ,  中野敬志 ,  奥野卓也

IPC: H01L27/085

CPC classification number: H01L29/0878 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/41758 ,  H01L29/41775 ,  H01L29/7394 ,  H01L29/7824

Abstract: 一种半导体器件包括：半导体衬底（5），包括在所述半导体衬底（5）上的第一半导体层（2）；在半导体衬底（5）中的多个半导体元件（50）；及无效区（30）。每一个半导体元件（50）都包括：在所述第一半导体层（2）的表面部分中的第二半导体层（21）；第三半导体层（17），设置在所述第一半导体层（2）的另一个表面部分中，并与所述第二半导体层（21）间隔开；及控制层（34），设置在所述第一半导体层（2）在所述第二半导体层（21）与所述第三半导体层（17）之间的部分上。所述无效区（30）设置在至少两个相邻的半导体元件（50）之间的半导体衬底（5）中；并且不提供所述半导体元件（50）的功能。

公开(公告)号：CN115989583A

公开(公告)日：2023-04-18

申请号：CN202180052020.1

申请日：2021-08-24

Applicant: 株式会社电装

Inventor： 泷泽伸 ,  野中裕介 ,  合田健太 ,  原田峻丞

IPC: H01L29/417

Abstract: 在具有双栅极的沟槽栅构造的半导体装置中，第1杂质区域(13)从单元部(1)延伸设置至外周部(2)，在层间绝缘膜(21)中，在外周部(2)中的比单元部(1)靠一个方向侧的部分，形成有使第1杂质区域(13)露出的第2接触孔(21b)。并且，第1电极(22)在外周部(2)中经由第2接触孔(21b)而与第1杂质区域(13)电连接。

公开(公告)号：CN110114887A

公开(公告)日：2019-08-09

申请号：CN201780078606.9

申请日：2017-12-21

Applicant: 株式会社电装

Inventor： 山本刚 ,  合田健太 ,  原田峻丞 ,  中山喜明

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种半导体装置，以达到主单元区域与感测单元区域这双方的方式连续地将沟槽(5)相连，屏蔽电极(7)以及栅极电极层(8)以达到主单元区域与感测单元区域这双方的方式连续地形成。由此，在主单元区域与感测单元区域之间，不需要取得屏蔽电极(7)的接触，相应地，能够使主单元区域与感测单元区域接近。

公开(公告)号：CN116266611A

公开(公告)日：2023-06-20

申请号：CN202211607049.4

申请日：2022-12-14

Applicant: 株式会社电装

Inventor： 宫原真一朗 ,  原田峻丞 ,  森野友生

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

Abstract: 一种半导体器件包括具有深层、电流扩散层、基区、高浓度区和沟槽栅极结构的垂直半导体元件。所述深层具有在一个方向上彼此分开的多个区段。所述电流扩散层位于所述深层的相邻两个区段之间。所述高浓度区位于所述基区的一部分上。所述沟槽栅极结构包括栅极沟槽、栅极绝缘膜和栅极电极。所述电流扩散层位于所述沟槽栅极结构的底部，并且具有从栅极沟槽底部延伸到深层底部或深层底部下方位置的离子注入层。

公开(公告)号：CN103811492A

公开(公告)日：2014-05-21

申请号：CN201310397355.4

申请日：2013-09-04

Applicant: 株式会社电装

Inventor： 原田峻丞 ,  中野敬志 ,  奥野卓也

IPC: H01L27/085

CPC classification number: H01L29/0878 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/41758 ,  H01L29/41775 ,  H01L29/7394 ,  H01L29/7824

Abstract: 一种半导体器件包括：半导体衬底（5），包括在所述半导体衬底（5）上的第一半导体层（2）；在半导体衬底（5）中的多个半导体元件（50）；及无效区（30）。每一个半导体元件（50）都包括：在所述第一半导体层（2）的表面部分中的第二半导体层（21）；第三半导体层（17），设置在所述第一半导体层（2）的另一个表面部分中，并与所述第二半导体层（21）间隔开；及控制层（34），设置在所述第一半导体层（2）在所述第二半导体层（21）与所述第三半导体层（17）之间的部分上。所述无效区（30）设置在至少两个相邻的半导体元件（50）之间的半导体衬底（5）中；并且不提供所述半导体元件（50）的功能。