公开(公告)号：CN109923663A

公开(公告)日：2019-06-21

申请号：CN201780068708.2

申请日：2017-10-19

Applicant: 株式会社电装

Inventor： 山田明 ,  樱井晋也 ,  中野敬志 ,  近藤阳介 ,  本岛六都也

IPC: H01L21/8234 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8222 ,  H01L27/04 ,  H01L27/06 ,  H01L27/088 ,  H01L29/78

Abstract: 对于GGMOS的1个单元将N型体区域(5)配置多个，并且将N型体区域(5)的N型杂质浓度设定得较低，从而与阴极电极进行肖特基接触。具体而言，包围构成GGMOS的单元而将N型体区域(5)配置多个。由此，能够提高体接触电阻，能够提高基极电阻，所以能够更早地使寄生PNP晶体管导通。因而，能够可靠地抑制对被保护元件流过浪涌电流。

公开(公告)号：CN108885999A

公开(公告)日：2018-11-23

申请号：CN201780020496.0

申请日：2017-03-13

Applicant: 株式会社电装

Inventor： 池浦奖悟 ,  野中裕介 ,  柳振一郎 ,  野间诚二 ,  樱井晋也

IPC: H01L21/336 ,  H01L29/786 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L21/8238 ,  H01L27/092 ,  H01L29/78 ,  H01L29/786

Abstract: 在PchMOSFET(20)的N型体层(21)的表层部具备埋入N型区域(21a)。由此，能够使阈值电压Vt下降。此外，关于N型体层(21)中的埋入N型区域(21a)以外的部分，由于能够使N型杂质浓度仍然比较高，所以能够在确保导通耐压的状态下使阈值电压Vt下降。进而，由于由N型的有源层(33)构成了累积区域，所以不会在P型漂移层(23)中局部地形成高浓度的部分。因而，能够防止如在P型漂移层(23)中产生局部地成为高浓度的部分的情况那样、等势线成为集中的分布而产生由电场集中导致的耐压下降。

公开(公告)号：CN109923663B

公开(公告)日：2023-02-17

申请号：CN201780068708.2

申请日：2017-10-19

Applicant: 株式会社电装

Inventor： 山田明 ,  樱井晋也 ,  中野敬志 ,  近藤阳介 ,  本岛六都也

IPC: H01L21/8234 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8222 ,  H01L27/04 ,  H01L27/06 ,  H01L27/088 ,  H01L29/78

Abstract: 对于GGMOS的1个单元将N型体区域(5)配置多个，并且将N型体区域(5)的N型杂质浓度设定得较低，从而与阴极电极进行肖特基接触。具体而言，包围构成GGMOS的单元而将N型体区域(5)配置多个。由此，能够提高体接触电阻，能够提高基极电阻，所以能够更早地使寄生PNP晶体管导通。因而，能够可靠地抑制对被保护元件流过浪涌电流。

公开(公告)号：CN109863581B

公开(公告)日：2022-04-26

申请号：CN201780063822.6

申请日：2017-10-04

Applicant: 株式会社电装

Inventor： 柳振一郎 ,  野中裕介 ,  野间诚二 ,  樱井晋也 ,  池浦奖悟 ,  笠原淳志 ,  泷泽伸

IPC: H01L21/329 ,  H01L21/28 ,  H01L29/861 ,  H01L29/866 ,  H01L29/868

Abstract: 半导体装置具备：半导体基板(10)，具有二极管形成区域(Di)；第一导电型的上部扩散区域(20、50、70)，形成于二极管形成区域中的半导体基板的主面(10a)的表层；以及第二导电型的下部扩散区域(30、60、80)，形成于在半导体基板的深度方向上相对于主面比上部扩散区域深的位置，且杂质浓度比半导体基板的杂质浓度高。另外，下部扩散区域在比主面深的位置形成与上部扩散区域接合的PN结面(S)，并且在二极管形成区域中的下部扩散区域的杂质浓度特性中，具有表示浓度的极大值的极大点(P、P1、P2)。

公开(公告)号：CN109863581A

公开(公告)日：2019-06-07

申请号：CN201780063822.6

申请日：2017-10-04

Applicant: 株式会社电装

Inventor： 柳振一郎 ,  野中裕介 ,  野间诚二 ,  樱井晋也 ,  池浦奖悟 ,  笠原淳志 ,  泷泽伸

IPC: H01L21/329 ,  H01L21/28 ,  H01L29/861 ,  H01L29/866 ,  H01L29/868

Abstract: 半导体装置具备：半导体基板(10)，具有二极管形成区域(Di)；第一导电型的上部扩散区域(20、50、70)，形成于二极管形成区域中的半导体基板的主面(10a)的表层；以及第二导电型的下部扩散区域(30、60、80)，形成于在半导体基板的深度方向上相对于主面比上部扩散区域深的位置，且杂质浓度比半导体基板的杂质浓度高。另外，下部扩散区域在比主面深的位置形成与上部扩散区域接合的PN结面(S)，并且在二极管形成区域中的下部扩散区域的杂质浓度特性中，具有表示浓度的极大值的极大点(P、P1、P2)。

公开(公告)号：CN108885999B

公开(公告)日：2021-06-25

申请号：CN201780020496.0

申请日：2017-03-13

Applicant: 株式会社电装

Inventor： 池浦奖悟 ,  野中裕介 ,  柳振一郎 ,  野间诚二 ,  樱井晋也

IPC: H01L21/336 ,  H01L29/786 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/78

Abstract: 在PchMOSFET(20)的N型体层(21)的表层部具备埋入N型区域(21a)。由此，能够使阈值电压Vt下降。此外，关于N型体层(21)中的埋入N型区域(21a)以外的部分，由于能够使N型杂质浓度仍然比较高，所以能够在确保导通耐压的状态下使阈值电压Vt下降。进而，由于由N型的有源层(33)构成了累积区域，所以不会在P型漂移层(23)中局部地形成高浓度的部分。因而，能够防止如在P型漂移层(23)中产生局部地成为高浓度的部分的情况那样、等势线成为集中的分布而产生由电场集中导致的耐压下降。