公开(公告)号：CN112786679A

公开(公告)日：2021-05-11

申请号：CN201911089381.4

申请日：2019-11-08

Applicant: 株洲中车时代电气股份有限公司

Inventor： 戴小平 ,  王亚飞 ,  陈喜明 ,  李诚瞻 ,  罗海辉

IPC: H01L29/06 ,  H01L29/24 ,  H01L29/47 ,  H01L21/336 ,  H01L29/78

Abstract: 本公开提供一种碳化硅MOSFET器件的元胞结构及碳化硅MOSFET器件。该碳化硅MOSFET器件的元胞结构包括：位于元胞结构两侧且在所述漂移层表面内设置的第二导电类型阱区、位于所述阱区表面内的第一导电类型源区和位于元胞结构中心且与所述源区、所述阱区以及所述漂移层接触的栅结构。还包括位于所述源区上方且与所述源区形成欧姆接触的源极金属层，在元胞结构两侧，所述漂移层于其未被所述阱区覆盖的区域向下设置有侧部沟槽，所述侧部沟槽中设置有与所述侧部沟槽下方的所述漂移层形成肖特基接触的肖特基金属层。本公开通过在碳化硅MOSFET器件的元胞结构级别集成了SBD，改善碳化硅双极退化现象，提高芯片可靠性，并降低模块封装成本、提高模块电气特性。

公开(公告)号：CN112750803A

公开(公告)日：2021-05-04

申请号：CN201911053070.2

申请日：2019-10-31

Applicant: 株洲中车时代电气股份有限公司

Inventor： 李道会 ,  刘国友 ,  罗皓泽 ,  李想 ,  王彦刚 ,  罗海辉

IPC: H01L23/498 ,  H01L29/739

Abstract: 本申请提供了一种母排端子，应用于大功率IGBT模块，所述母排端子包括发射极母排和集电极母排，所述发射极母排和所述集电极母排均包括一主体部和设置在所述主体部底部的引脚，所述引脚包括与所述主体部连接的管脚踝部，及与所述管脚踝部连接的末端部，所述管脚踝部和所述末端部位于不同平面。本申请的母排端子能够更好地与衬板进行连接。不但能释放超声焊接工艺中所产生的机械应力以及后续大电流工况下的热电耦合应力，还能消减洛伦兹力在端部的电磁扭矩。

公开(公告)号：CN108831832B

公开(公告)日：2020-08-14

申请号：CN201810426659.1

申请日：2018-05-07

Applicant: 株洲中车时代电气股份有限公司

Inventor： 朱春林 ,  罗海辉 ,  刘国友 ,  戴小平 ,  肖强 ,  覃荣震

IPC: H01L21/331 ,  H01L21/28 ,  H01L29/739 ,  H01L29/423

Abstract: 本发明公开了一种沟槽台阶栅IGBT芯片的制作方法，包括：在晶圆基片的上表面形成第一氧化层；将N型杂质注入到晶圆基片中，并使其扩散第一结深形成N阱；将P型杂质注入到N阱中，并使其扩散第二结深形成P阱；对第一氧化层上的第一预设位置以及与第一预设位置下方对应的P阱、N阱以及N阱下方晶圆基片进行刻蚀，形成沟槽；去除剩余的第一氧化层，并在P阱上表面和沟槽内表面形成第一厚度的第二氧化层；刻蚀掉P阱上表面和沟槽中的预设沟槽上部内表面的第二氧化层，并在对应的位置形成第二厚度的第三氧化层；在沟槽内填充多晶硅，形成具有台阶形貌的沟槽栅极。本发明实现在提升IGBT芯片电流密度的同时还优化了芯片的电学性能和可靠性。

公开(公告)号：CN107342317B

公开(公告)日：2020-08-14

申请号：CN201610280931.0

申请日：2016-04-29

Applicant: 株洲中车时代电气股份有限公司

Inventor： 刘国友 ,  朱利恒 ,  覃荣震 ,  罗海辉 ,  黄建伟 ,  戴小平

IPC: H01L29/423 ,  H01L29/739 ,  H01L21/331 ,  H01L21/28

Abstract: 本发明提供一种新型U型槽IGBT及其制作方法，其中，IGBT包括：半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间的U型槽，U型槽底部位于半导体衬底内，U型槽内表面覆盖有氧化层，且氧化层覆盖范围从U型槽内表面延伸至部分第一源区和部分第二源区，氧化层上覆盖有多晶硅层，且多晶硅层填满U型槽。上述IGBT结构，能更多的引入载流子，并且这种结构仅在导通时才引入大量的非平衡载流子，因此不会降低IGBT的击穿电压，能够明显的改善IGBT的导通电流密度与击穿电压之间的折中关系。

公开(公告)号：CN111106073A

公开(公告)日：2020-05-05

申请号：CN201811257130.8

申请日：2018-10-26

Applicant: 株洲中车时代电气股份有限公司

Inventor： 张鸿鑫 ,  刘国友 ,  罗海辉 ,  谭灿健 ,  唐智慧 ,  冯宇 ,  丁杰

IPC: H01L23/31 ,  H01L23/29

Abstract: 本发明涉及一种功率半导体器件的低应力薄膜结构，由下至上依次包括：基底、第一导电层、第二导电层和金属层，在第一导电层和第二导电层之间设有绝缘层，所述第二导电层穿过绝缘层与所述第一导电层部分接触。本发明设计的膜层结构，既可以保护芯片在封装过程中不受损伤，同时可以提升芯片封装的成品率，且各膜层之间应力较小，工艺实现简单，成本较低。此外，该膜层结构也有利于提高器件的可靠性，使器件在运行过程中，特别是在高温、高压、高震动等恶劣环境中得以正常工作。

公开(公告)号：CN109873032A

公开(公告)日：2019-06-11

申请号：CN201711268537.6

申请日：2017-12-05

Applicant: 株洲中车时代电气股份有限公司

Inventor： 刘国友 ,  朱利恒 ,  戴小平 ,  罗海辉 ,  黄建伟

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 本发明公开了一种沟槽栅IGBT器件及其制造方法。该沟槽栅IGBT器件主要包括：P型基区；通过向P型基区注入N型离子而形成的两个第一N+掺杂区；两个沟槽，其宽度分别小于对应的两个第一N+掺杂区的宽度，使得两个沟槽在靠近彼此的一侧分别留有部分第一N+掺杂区；通过向位于两个部分第一N+掺杂区之间的P型基区注入N型离子而形成的第二N+掺杂区；接触孔，其底部的宽度小于第二N+掺杂区的宽度，使得接触孔两侧留有部分第二N+掺杂区；通过接触孔向P型基区的位于两个部分第一N+掺杂区之间的区域注入P型离子而形成的P+掺杂区；第一金属层。本发明可大幅降低寄生电阻，提高IGBT器件的抗闩锁能力。

公开(公告)号：CN106252402B

公开(公告)日：2019-05-03

申请号：CN201610969555.6

申请日：2016-11-04

Applicant: 株洲中车时代电气股份有限公司

Inventor： 罗海辉 ,  刘国友 ,  肖海波 ,  覃荣震 ,  谭灿健

IPC: H01L29/739 ,  H01L21/331

Abstract: 本申请公开了一种沟槽栅型IGBT及其制备方法，其中，所述沟槽栅型IGBT的制备方法在将所述沟槽栅暴露出来后，首先在所述沟槽栅表面形成一层导电层，然后在所述导电层背离所述沟槽栅一侧形成栅极，所述导电层和所述栅极共同构成所述沟槽栅型IGBT的细栅线，由于所述导电层的导电能力要强于多晶硅的导电能力，因此由所述导电层和所述栅极构成的细栅线的导电能力要强于由多晶硅和所述栅极构成的细栅线的导电能力，从而使用较少的主栅线连接，从而提升器件的有源区面积，进而提升器件的电流密度。由所述导电层和所述栅极构成的细栅线也可以保证所述沟槽栅型IGBT的各个元胞接收到的栅极信号的同步性。

公开(公告)号：CN107065450B

公开(公告)日：2018-10-02

申请号：CN201710325616.X

申请日：2017-05-10

Applicant: 株洲中车时代电气股份有限公司

Inventor： 程银华 ,  刘国友 ,  王梦洁 ,  黄建伟 ,  陈辉 ,  王春祥 ,  肖强 ,  谭灿健 ,  罗海辉 ,  覃荣震

IPC: G03F7/20 ,  G03F9/00 ,  G03F1/42

Abstract: 本发明公开了一种功率半导体芯片，该芯片的光刻版及其曝光方法，方法包括：根据曝光场大小将大尺寸芯片划为两个以上的区域单元，根据芯片类型分为边角、边缘或中心区域单元的任一种，同一类型区域单元图形一致；将区域单元组合成光刻版，光刻版包括由芯片划分的所有区域单元类型，光刻版尺寸小于或等于芯片尺寸；利用遮光板选取光刻版上相应区域单元对硅片曝光；通过光刻机的硅片偏置和旋转设置，将曝光的区域单元图形转移至硅片相应位置，将剩余区域单元通过遮光板曝光窗口，及硅片偏置和旋转操作，逐一曝光。本发明能够解决现有芯片制作采用多块版拼接，光刻版数量多、成本大，拼接时容易造成误差，无法适用于具有复杂结构芯片制备的技术问题。

公开(公告)号：CN108538912A

公开(公告)日：2018-09-14

申请号：CN201810425729.1

申请日：2018-05-07

Applicant: 株洲中车时代电气股份有限公司

Inventor： 朱春林 ,  罗海辉 ,  刘国友 ,  戴小平 ,  肖强 ,  覃荣震

IPC: H01L29/739 ,  H01L29/423

Abstract: 本发明提出了一种沟槽台阶栅IGBT芯片，包括衬底和位于衬底表面内的第一沟槽栅，所述第一沟槽栅结构为实栅，所述第一沟槽栅的栅极氧化层由不同的栅氧厚度组成，位于上方的栅极氧化层的栅氧厚度小于位于下方的栅极氧化层的栅氧厚度。本发明的沟槽台阶栅IGBT芯片有效沟道工作区采用比较薄的栅极氧化层，而在沟槽底部采用比较厚的栅极氧化层，从而提升了芯片密度、降低了通耗和增强了栅极对开关的控制能力，增加了沟道底部的耐压能力和降低输出电容，从而降低开关损耗；同时增加P阱剂量以维持Vth在同一水平并增强了器件的反闩锁能力，从而实现在提升芯片电流密度的同时还优化了芯片的电学性能和可靠性。

公开(公告)号：CN108520857A

公开(公告)日：2018-09-11

申请号：CN201810295947.8

申请日：2018-03-30

Applicant: 株洲中车时代电气股份有限公司

Inventor： 刘国友 ,  朱利恒 ,  戴小平 ,  罗海辉 ,  黄建伟

IPC: H01L21/329 ,  H01L29/868 ,  H01L29/06

Abstract: 本发明公开了一种快恢复二极管及其制造方法，其中制造方法包括：对二极管主体的背面的N型缓冲层表面进行氧化，形成氧化层；刻蚀二极管主体的背面的预定区域的氧化层，形成开窗口；通过开窗口对二极管主体进行P阱注入，形成P阱区；对剩余氧化层进行刻蚀，露来N++注入窗口；对N++注入窗口注入N++杂质，并进行激活，使得P阱区形成处于浮空状态，与阳极区和漂移区构成内置晶闸管。通过设形成P阱区，然后进行N++注入，使得P阱区形成处于浮空状态，与二极管主体的阳极区和漂移区构成内置晶闸管，协调二极管导通压降与软恢复性能之间的折中关系，使得无需减薄硅片即可获得更好的导通压降与软恢复特性之间的折中关系，获得高品质快恢复二极管。