-
公开(公告)号：CN108880550B
公开(公告)日：2023-08-11
申请号：CN201811043052.1
申请日：2018-09-07
Applicant: 江苏亨鑫科技有限公司 , 南京邮电大学
IPC: H03M1/12
Abstract: 本发明提供了一种超高速模数转换器的编码电路及其编码ROM电路，其满足超高速模数转换器的指标要求，包括顺序设置的纠错编码器模块、异或门阵列模块和编码ROM电路，输入的差分温度计码经纠错编码器模块转换后输入异或门阵列模块，经异或门阵列模块转成输入信号输入编码ROM电路，纠错编码器模块最低位输出的差分温度计码的单端信号作为编码ROM电路的输入控制信号输入编码ROM电路，编码ROM电路包括对应编码ROM电路的每个数字代码设置的差分编码电路，差分编码电路分别顺序设置的差分放大电路模块和射极跟随器模块，输入信号和输入控制信号经差分放大电路模块处理得到差分输出信号，差分输出信号经射极跟随器模块处理后输出。
-
公开(公告)号：CN108880550A
公开(公告)日：2018-11-23
申请号：CN201811043052.1
申请日：2018-09-07
Applicant: 江苏亨鑫科技有限公司 , 南京邮电大学
IPC: H03M1/12
Abstract: 本发明提供了一种超高速模数转换器的编码电路及其编码ROM电路，其满足超高速模数转换器的指标要求，包括顺序设置的纠错编码器模块、异或门阵列模块和编码ROM电路，输入的差分温度计码经纠错编码器模块转换后输入异或门阵列模块，经异或门阵列模块转成输入信号输入编码ROM电路，纠错编码器模块最低位输出的差分温度计码的单端信号作为编码ROM电路的输入控制信号输入编码ROM电路，编码ROM电路包括对应编码ROM电路的每个数字代码设置的差分编码电路，差分编码电路分别顺序设置的差分放大电路模块和射极跟随器模块，输入信号和输入控制信号经差分放大电路模块处理得到差分输出信号，差分输出信号经射极跟随器模块处理后输出。
-
公开(公告)号：CN208675202U
公开(公告)日：2019-03-29
申请号：CN201821462498.3
申请日：2018-09-07
Applicant: 江苏亨鑫科技有限公司 , 南京邮电大学
IPC: H03M1/12
Abstract: 本实用新型提供了一种超高速模数转换器的编码电路及其编码ROM电路，满足超高速模数转换器的指标要求，包括顺序设置的纠错编码器模块、异或门阵列模块和编码ROM电路，输入的差分温度计码经纠错编码器模块转换后输入异或门阵列模块，经异或门阵列模块转成输入信号输入编码ROM电路，纠错编码器模块最低位输出的差分温度计码的单端信号作为编码ROM电路的输入控制信号输入编码ROM电路，编码ROM电路包括对应编码ROM电路的每个数字代码设置的差分编码电路，差分编码电路分别顺序设置的差分放大电路模块和射极跟随器模块，输入信号和输入控制信号经差分放大电路模块处理得到差分输出信号，差分输出信号经射极跟随器模块处理后输出。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN110868218A
公开(公告)日：2020-03-06
申请号：CN201911220496.2
申请日：2019-12-03
Applicant: 江苏亨鑫科技有限公司
IPC: H03M1/46
Abstract: 本发明提供了一种采用电容阵列的逐次逼近型模数转换器，其可以满足高速度、中高精度、低功耗要求，大大提高转换器的速度和精度；其包括依次连接的自举开关电路、DAC电容阵列、比较器电路、SAR逻辑控制电路、数字校准电路，DAC电容阵列与SAR逻辑控制电路相连接，自举开关电路输入端连接差分输入电压；自举开关电路，用于采样差分输入电压，并保持在DAC电容阵列；DAC电容阵列，用于将保持的差分输入电压传输到比较器电路进行比较；比较器电路，用于比较差分输入电压，并将比较结果传输给SAR逻辑控制电路；SAR逻辑控制电路，用于将比较结果实现数字码的转换，并产生数字信号；数字校准电路，用于将得到的数字信号转变为最终的数字输出信号。
-
Patent Agency Ranking
公开(公告)号：CN110034762B
公开(公告)日：2024-03-26
申请号：CN201910327093.1
申请日：2019-04-23
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种采样频率可调的模数转换器，包括含有非交叠时钟、自举开关、运算放大器、内部时钟产生单元、DAC控制逻辑单元、异步延时逻辑模块、DAC电容阵列、延时逻辑模块、第一延时选择器和第二延时选择器；本发明采用第一延时选择器和第二延时选择器，第一延时选择器和第二延时选择器均采用三种相同的延时时间，通过选择延时时间方式，形成不同的异步时钟，从而达到采样频率可调；本发明中采用一级运放加二级锁存作为比较器，可以阻止回扫噪声，提高比较速度。
-
公开(公告)号：CN110034762A
公开(公告)日：2019-07-19
申请号：CN201910327093.1
申请日：2019-04-23
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种采样频率可调的模数转换器，包括含有非交叠时钟、自举开关、运算放大器、内部时钟产生单元、DAC控制逻辑单元、异步延时逻辑模块、DAC电容阵列、延时逻辑模块、第一延时选择器和第二延时选择器；本发明采用第一延时选择器和第二延时选择器，第一延时选择器和第二延时选择器均采用三种相同的延时时间，通过选择延时时间方式，形成不同的异步时钟，从而达到采样频率可调；本发明中采用一级运放加二级锁存作为比较器，可以阻止回扫噪声，提高比较速度。
-
公开(公告)号：CN110473580A
公开(公告)日：2019-11-19
申请号：CN201910771732.3
申请日：2019-08-21
Applicant: 南京邮电大学
IPC: G11C13/00
Abstract: 本发明公开了一种基于忆阻器芯片的可编程电路最小单元及其操作方法，可编程电路最小单元包括：阻变元件、MOS管、和地址寄存器；对最小单元中的相同功能区域的部分进行统一划分，并用使能端wl通过连接珊极进行统一控制，不同的功能区域忆阻器和MOS(1T1R)，可以设置多个对应的{wl}进行使能控制打开；通过设置时钟周期clk和ctrol_information，以及Vs、Vd、wl的工作特点，实现了忆阻芯片中的忆阻器的定向编程、和格式化操作，有效提高忆阻器电路和芯片中忆阻器编码的可控性和效率。
-
公开(公告)号：CN110473580B
公开(公告)日：2021-08-20
申请号：CN201910771732.3
申请日：2019-08-21
Applicant: 南京邮电大学
IPC: G11C13/00
Abstract: 本发明公开了一种基于忆阻器芯片的可编程电路最小单元及其操作方法，可编程电路最小单元包括：阻变元件、MOS管、和地址寄存器；对最小单元中的相同功能区域的部分进行统一划分，并用使能端wl通过连接珊极进行统一控制，不同的功能区域忆阻器和MOS(1T1R)，可以设置多个对应的{wl}进行使能控制打开；通过设置时钟周期clk和ctrol_information，以及Vs、Vd、wl的工作特点，实现了忆阻芯片中的忆阻器的定向编程、和格式化操作，有效提高忆阻器电路和芯片中忆阻器编码的可控性和效率。
-
公开(公告)号：CN209787154U
公开(公告)日：2019-12-13
申请号：CN201920561078.9
申请日：2019-04-23
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本实用新型公开了一种采样频率可调的模数转换器，包括含有非交叠时钟、自举开关、运算放大器、内部时钟产生单元、DAC控制逻辑单元、异步延时逻辑模块、DAC电容阵列、延时逻辑模块、第一延时选择器和第二延时选择器；本实用新型采用第一延时选择器和第二延时选择器，第一延时选择器和第二延时选择器均采用三种相同的延时时间，通过选择延时时间方式，形成不同的异步时钟，从而达到采样频率可调；本实用新型中采用一级运放加二级锁存作为比较器，可以阻止回扫噪声，提高比较速度。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.058 seconds)
