公开(公告)号：CN114724967A

公开(公告)日：2022-07-08

申请号：CN202210638461.6

申请日：2022-06-08

Applicant: 江苏芯德半导体科技有限公司

Inventor： 李帅 ,  陈文军 ,  龙欣江 ,  梅万元

IPC: H01L21/60 ,  H01L21/56 ,  H01L21/768

Abstract: 本发明公开了一种具有TSV的异构芯片封装结构的封装方法，其包括：来料晶圆、线路层金属焊盘、第一玻璃晶圆和第二玻璃晶圆。本发明通过塑封前Cu Revealing对来料晶圆进行露TSV处理（Cu Revealing），避免了先塑封再进行露TSV处理，导致塑封层翘曲，从而影响产品质量和发生其他异常情况。本发明采用了先进的重组晶圆封装技术和可靠的互连技术，实现了不同功能的多芯片封装结构。本发明还采用了塑封层将待封装芯片（含TSV）嵌入在其中，使待封装芯片的前后左右四个面及背面均得到物理和电气保护，提高了封装产品的可靠性；基于该封装方法制备的扇出型封装模块，可以直接焊接在印刷电路板上，无需再转接到基板上。

公开(公告)号：CN113793812A

公开(公告)日：2021-12-14

申请号：CN202111352295.5

申请日：2021-11-16

Applicant: 江苏芯德半导体科技有限公司

Inventor： 陈文军 ,  潘明东 ,  张中 ,  梅万元

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L23/488 ,  H01L23/367

Abstract: 本发明公开了一种扇出封装方法及扇出封装结构，取透光材质的载板，在载板上涂敷复合分离层；在复合分离层上溅射金属层；在金属层上方依次制作再布线金属线路层、线路层金属焊盘；将多个芯片焊接在再布线金属线路层上；通过第一次塑封、解键合去载板、第二次塑封得到塑封晶圆，在塑封晶圆上制作金属凸块，减薄后切割成独立封装体，再制作金属球，将高密度I/O扇出为低密度的封装引脚。本发明减薄了整个封装体结构，能够有效降低大尺寸晶圆减薄后传送的破损风险；提高封装结构的可靠性和稳定性；可以直接焊接在印刷电路板上，无需再转接到基板上，简化了焊接流程。

公开(公告)号：CN114334681A

公开(公告)日：2022-04-12

申请号：CN202111678434.3

申请日：2021-12-31

Applicant: 江苏芯德半导体科技有限公司

Inventor： 张中 ,  谢雨龙 ,  龙欣江 ,  张国栋 ,  梅万元

IPC: H01L21/56 ,  H01L23/31

Abstract: 本发明公开了一种六面包覆的扇出型芯片封装方法及封装结构，芯片，芯片正面设有多个压区，芯片的背面和四周侧面包覆有塑封层，塑封层背面粘合有支撑层，支撑层的背面覆盖有背胶层，芯片正面具有再钝化层、再布线金属层和金属凸块，再钝化层覆盖芯片正面和塑封层正面，再布线金属层的一端与压区接触，再布线金属层的另一端与金属凸块连接，再钝化层上设有再保护层，金属凸块的端部裸露且与再保护层的正面齐平，芯片正面设有用于架高芯片的增强层，塑封层选用ABF膜层压成型。本发明提供的封装方法简便，且封装后的结构能有效保护芯片，提高芯片的传输速率和传输稳定性，封装后的芯片不易翘曲，切割时不易划伤、碰撞缺损等，良品率大大提高。

公开(公告)号：CN113793812B

公开(公告)日：2022-02-18

申请号：CN202111352295.5

申请日：2021-11-16

Applicant: 江苏芯德半导体科技有限公司

Inventor： 陈文军 ,  潘明东 ,  张中 ,  梅万元

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L23/488 ,  H01L23/367

Abstract: 本发明公开了一种扇出封装方法及扇出封装结构，取透光材质的载板，在载板上涂敷复合分离层；在复合分离层上溅射金属层；在金属层上方依次制作再布线金属线路层、线路层金属焊盘；将多个芯片焊接在再布线金属线路层上；通过第一次塑封、解键合去载板、第二次塑封得到塑封晶圆，在塑封晶圆上制作金属凸块，减薄后切割成独立封装体，再制作金属球，将高密度I/O扇出为低密度的封装引脚。本发明减薄了整个封装体结构，能够有效降低大尺寸晶圆减薄后传送的破损风险；提高封装结构的可靠性和稳定性；可以直接焊接在印刷电路板上，无需再转接到基板上，简化了焊接流程。

公开(公告)号：CN114050111A

公开(公告)日：2022-02-15

申请号：CN202111358610.5

申请日：2021-11-16

Applicant: 江苏芯德半导体科技有限公司

Inventor： 陈文军 ,  潘明东 ,  张中 ,  梅万元

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L25/16 ,  H01L23/367 ,  H01L23/31

Abstract: 本发明公开了一种扇出型封装方法及扇出型封装结构，采用圆片级封装工艺制备塑封晶圆，贴膜后切割成无数颗独立封装体；将封装体与被动元件焊接在预先准备的基板上；在基板空余位置涂上密封胶，在封装体背面涂敷散热胶，通过按压的方式将金属散热板安装在基板上；翻转安装完散热板的基板，在基板背面通过植球、回流工艺得到金属球。本发明充分利用扇出型封装工艺的特点，解决了被动元件结构与高温工艺不兼容以及芯片散热的问题，封装结构更稳定；并通过三维堆叠的方式有效利用了垂直方向的空间；实现功能芯片间的三维扇出型互联，用更小尺寸形成高密度互联，集成度更高且更有利于实现。

公开(公告)号：CN115810550A

公开(公告)日：2023-03-17

申请号：CN202211637412.7

申请日：2022-12-16

Applicant: 江苏芯德半导体科技有限公司

Inventor： 范勤良 ,  陈文军 ,  梅万元 ,  张义帆

IPC: H01L21/48 ,  H01L23/498

Abstract: 本发明公开了一种芯片导电柱及其制备方法，通过分步式电镀，可以实现在不同尺寸的I/O引脚处制备相同高度的导电柱，从而解决了现有技术中同一芯片上不同尺寸I/O引脚在与互联载体连接时，尺寸小的I/O引脚处导电柱与载体互联不良问题，保证了芯片封装的电气可靠性，本发明提供了一种不同I/O引脚上制备相同高度导电柱且与互联载体连接良好的芯片导电柱及其制备方法。

公开(公告)号：CN115274475B

公开(公告)日：2022-12-16

申请号：CN202211179108.2

申请日：2022-09-27

Applicant: 江苏芯德半导体科技有限公司

Inventor： 潘明东 ,  谢雨龙 ,  陈文军 ,  马国海 ,  梅万元

IPC: H01L21/60 ,  H01L23/488 ,  H01L21/48 ,  H01L23/498

Abstract: 本发明公开了一种具有高密度连接层的芯片封装方法及其芯片封装结构，该方法包括步骤：S1：制备具有多层金属布线层的高密度连接层；S2：预备基板中间体，将高密度连接层贴装于基板中间体上；S3：继续完成基板的制作，高密度连接层嵌于基板内，在基本的表层介电层上制备第一类焊盘、第二类焊盘，使第一类焊盘与多层金属布线层连接，第二类焊盘与基板中间体的线路层连接；S4：将芯片倒装于基板表面，芯片设有第一类凸块、第二类凸块，第一类凸块与第一类焊盘连接，第二类凸块与第二类焊盘连接。制备的芯片封装结构以单面或双面的高密度连接层取代一部分基板内部的线路层，从而减少基板层数、厚度，降低排版布线的难度，提高集成度和性能。

公开(公告)号：CN115274475A

公开(公告)日：2022-11-01

申请号：CN202211179108.2

申请日：2022-09-27

Applicant: 江苏芯德半导体科技有限公司

Inventor： 潘明东 ,  谢雨龙 ,  陈文军 ,  马国海 ,  梅万元

IPC: H01L21/60 ,  H01L23/488 ,  H01L21/48 ,  H01L23/498

Abstract: 本发明公开了一种具有高密度连接层的芯片封装方法及其芯片封装结构，该方法包括步骤：S1：制备具有多层金属布线层的高密度连接层；S2：预备基板中间体，将高密度连接层贴装于基板中间体上；S3：继续完成基板的制作，高密度连接层嵌于基板内，在基本的表层介电层上制备第一类焊盘、第二类焊盘，使第一类焊盘与多层金属布线层连接，第二类焊盘与基板中间体的线路层连接；S4：将芯片倒装于基板表面，芯片设有第一类凸块、第二类凸块，第一类凸块与第一类焊盘连接，第二类凸块与第二类焊盘连接。制备的芯片封装结构以单面或双面的高密度连接层取代一部分基板内部的线路层，从而减少基板层数、厚度，降低排版布线的难度，提高集成度和性能。

公开(公告)号：CN114297980A

公开(公告)日：2022-04-08

申请号：CN202111663523.0

申请日：2021-12-30

Applicant: 江苏芯德半导体科技有限公司

Inventor： 潘明东 ,  马丹 ,  张国栋 ,  梅万元 ,  陈益新

IPC: G06F30/394 ,  G06F30/398 ,  G06F119/18 ,  G06F113/18

Abstract: 本发明公开了一种基于AutoCAD的布线图纸设计自动化软件系统及设计方法，该布线图纸设计自动化软件系统包括图面物件定义工具、文字工具、图面检查工具、图纸报表输出工具、芯片工具、图层工具、焊接工具和图面发行工具；设计方法包括：S1、启动加载有布线图纸设计自动化软件系统的AutoCAD程序；S2、获得待绘制芯片的坐标信息；S3、坐标信息导入AutoCAD，生成线框芯片；S4、根据坐标信息自动打线及分页；S5、图面自动化检查；S6、完成图纸设计。本发明本发明提供的自动化软件系统及设计方法，减少图纸设计耗时，提高布线图纸设计的效率，并且减少手动输入坐标错误、拉线错误等情况，减少在识别多线时出现漏线和错线的情况。

公开(公告)号：CN216354197U

公开(公告)日：2022-04-19

申请号：CN202123170489.1

申请日：2021-12-13

Applicant: 江苏芯德半导体科技有限公司

Inventor： 龙欣江 ,  张国栋 ,  梅万元 ,  张中 ,  陈文军

IPC: H01L23/498 ,  H01L23/544 ,  H01L21/66

Abstract: 本实用新型公开了一种半导体封装结构，所述芯片包含芯片本体，在芯片本体的表面设有至少两个凸块，所述芯片本体表面设有两组梳状不导通的导线，每组导线与一个凸块连接。本实用新型的半导体封装结构，有效避开了芯片内部线路干扰、不需要客户提供产品设计信息，并且能够在边缘无效芯片上进行测量，不需要挑选底部不导通的凸块，能避开芯片内部线路进行测量，对漏电流更敏感，测量范围更广。