公开(公告)号：CN119342705A

公开(公告)日：2025-01-21

申请号：CN202411630873.0

申请日：2024-11-15

Applicant: 江西旭昇电子股份有限公司

Inventor： 周洪根 ,  刘祖开 ,  陈有清 ,  周志毅 ,  张九乐

IPC: H05K3/18

Abstract: 本发明公开了一种线路板的图形电镀方法，经镀铜、镀锡、退膜和蚀刻工艺，在线路板上形成孤立线，其中：镀锡工艺的电流密度设定为7‑10ASF，锡光光剂的浓度13‑15ml/L；退膜工艺中，退膜液为DL‑400，其浓度为7‑9wt％。本发明提供的线路板的图形电镀方法，可减少退膜工艺的溶锡量，从而有效防止蚀刻后的孤立线出现线幼或线断问题。

公开(公告)号：CN119789320A

公开(公告)日：2025-04-08

申请号：CN202411979262.7

申请日：2024-12-31

Applicant: 江西旭昇电子股份有限公司

Inventor： 周洪根 ,  周志毅 ,  卢祥锤 ,  刘祖开 ,  张九乐

IPC: H05K3/00 ,  H05K3/06 ,  H05K3/18 ,  H05K3/40

Abstract: 本发明公开了一种改善PCB正片工艺夹膜的方法，包括：通过对线路板BAG区域、空旷区、大基材区域、板边区域的线路布局进行优化设计，包括BAG区域的线宽和线距设计、空旷区域导体间距的设计、大基材区域导体间距的设计、板边密集线、分电流导体、槽孔隔离环等布局设计，避免了线路过于密集或分布不均，确保电流分布均匀，从而使镀层厚度与干膜厚度一致，改善了夹膜现象。