公开(公告)号：CN119601538A

公开(公告)日：2025-03-11

申请号：CN202311181087.2

申请日：2023-09-11

Applicant: 浙江清华柔性电子技术研究院 ,  清华大学

Inventor： 冯雪 ,  滕乙超 ,  王波 ,  魏瑀 ,  阳俊航

IPC: H01L23/31 ,  H01L23/482 ,  H01L23/485 ,  H01L21/56 ,  H01L21/60

Abstract: 本申请实施例公开了一种半导体器件和芯片柔性封装方法，半导体器件包括了芯片、第一柔性薄膜层、第二柔性薄膜层和互连组件，通过第一柔性薄膜层和第二柔性薄膜层对芯片进行封装，不仅可以良好的包裹芯片，也可以实现芯片I/O的引出，通过互连组件连接于芯片实现芯片的通信，该半导体器件的后端工艺可以支持完成芯片倒装焊接工艺，并且具备可弯曲能力，可以改善超薄芯片可加工性差、弯曲过程易碎以及互连风险高等缺点，最终形成的半导体器件具有轻薄、可靠性高以及互连接口简易等优点，且全套工艺不会涉及非标工艺或设备，均可采用现有成熟体系。

公开(公告)号：CN117558715A

公开(公告)日：2024-02-13

申请号：CN202210939139.7

申请日：2022-08-05

Applicant: 浙江清华柔性电子技术研究院

Inventor： 王梦洁 ,  王波 ,  魏瑀 ,  滕乙超

IPC: H01L23/552 ,  H01L23/498 ,  H01L21/50 ,  H01L21/60

Abstract: 本发明涉及一种芯片封装结构及芯片封装方法，芯片封装结构芯包括封装组件、芯片及屏蔽组件，封装组件包括层叠设置的第一封装基板及第二封装基板；芯片设置于第一封装基板及第二封装基板之间，并与第一封装基板电连接；屏蔽组件包括多个金属通道结构，每个金属通道结构的两端分别向第一封装基板及第二封装基板延伸并与第一封装基板及第二封装基板电连接，多个金属通道结构间隔布置于芯片的外周以与第一封装基板及第二封装基板围设形成法拉第笼。这样能够防止法拉第笼外侧的电磁波干扰法拉第笼内侧的芯片，还能够防止芯片的电磁波向外发射干扰其他结构的正常工作，不会增加该芯片封装结构本身的厚度和体积，以实现芯片封装结构小型化、轻薄化。

公开(公告)号：CN221407297U

公开(公告)日：2024-07-23

申请号：CN202323504994.4

申请日：2023-12-21

Applicant: 浙江清华柔性电子技术研究院 ,  清华大学

Inventor： 冯雪 ,  王波 ,  魏瑀 ,  滕乙超 ,  阳俊航 ,  刘洋洋

IPC: H01L23/485 ,  H01L21/60

Abstract: 本申请实施例公开了一种半导体器件，半导体器件包括了芯片、介质薄膜、RDL线路层和外层电路，芯片嵌入到介质薄膜之内，然后在介质薄膜上进行RDL线路层制作，使芯片PAD与RDL线路层形成互连，再通过增层的方式来制作其余所需的外层电路，完成整电路制作的同时，芯片也完成了封装，基于此将介质薄膜作为封装基板，采用嵌入的方式固定芯片。这样可以大幅节省封装基板表面空间，从而使封装后的半导体器件的尺寸大幅降低，使得本申请实施例提供的半导体器件在高密度芯片的I/O接口扇出方面，可以采用半导体封装技术做到线宽/线距在10um/10um的设计，这样可以进一步节省封装基板表面空间，从而使封装后的半导体器件尺寸大幅降低。

公开(公告)号：CN218385220U

公开(公告)日：2023-01-24

申请号：CN202222067251.4

申请日：2022-08-05

Applicant: 浙江清华柔性电子技术研究院

Inventor： 王梦洁 ,  王波 ,  魏瑀 ,  滕乙超

IPC: H01L23/552 ,  H01L23/498 ,  H01L21/50 ,  H01L21/60

Abstract: 本实用新型涉及一种芯片封装结构，芯片封装结构芯包括封装组件、芯片及屏蔽组件，封装组件包括层叠设置的第一封装基板及第二封装基板；芯片设置于第一封装基板及第二封装基板之间，并与第一封装基板电连接；屏蔽组件包括多个金属通道结构，每个金属通道结构的两端分别向第一封装基板及第二封装基板延伸并与第一封装基板及第二封装基板电连接，多个金属通道结构间隔布置于芯片的外周以与第一封装基板及第二封装基板围设形成法拉第笼。这样能够防止法拉第笼外侧的电磁波干扰法拉第笼内侧的芯片，还能够防止芯片的电磁波向外发射干扰其他结构的正常工作，不会增加该芯片封装结构本身的厚度和体积，以实现芯片封装结构小型化、轻薄化。