公开(公告)号：CN119758017A

公开(公告)日：2025-04-04

申请号：CN202510269382.6

申请日：2025-03-07

Applicant: 浙江翠展微电子有限公司

Inventor： 赵化勇 ,  王鑫 ,  欧东赢 ,  吴瑞

IPC: G01R31/26 ,  G01R1/20

Abstract: 本发明涉及功率模块测试电路技术领域，特别涉及一种双脉冲测试电路。其包括测试单元，模块单元，第一开关单元，以及第二开关单元。所述模块单元包括IGBT管Q1，IGBT管Q2，二极管FRD1，二极管FRD2，电感Ls。通过所述第二开关单元的切换使电感Ls与不同的IGBT管连接。第一开关单元包括七个双联开关，多个双联开关分别可切换的连接被测IGBT管的三个极和被测二极管FRD的正负极，直接切换想要的被测IGBT管和被测二极管FRD。进而使得接口的位置与DSP驱动均无需变化，避免反复接线。即只需一路驱动IC不存在多路信号干扰，接口位置无需变化，避免人工操作导致采集信号错误。

公开(公告)号：CN118352377A

公开(公告)日：2024-07-16

申请号：CN202410326575.6

申请日：2024-03-21

Applicant: 浙江翠展微电子有限公司

Inventor： 王鑫 ,  董文斌

IPC: H01L29/06 ,  H01L21/336 ,  H01L21/331

Abstract: 一种低失效率的沟槽型功率器件及其制造方法，所述低失效率的沟槽型功率器件包括一个终端区，一个设置于所述终端区内的过渡区，一个设置于所述过渡区内的元胞区，以及至少五个设置于所述元胞区内的沟槽，所述终端区上开设有一圈注入有参杂物质的ring环，所述过渡区为一个注入有参杂物质的独立的环形参杂区域，所述低失效率的沟槽型功率器件的制造方法包括以下步骤：(1)选取n型区熔硅衬底，完成所述终端区的工艺加工，进行所述ring环的注入，同时形成所述过渡区；(2)进行所述沟槽的刻蚀，生长牺牲氧化层，通过光刻对所述沟槽的端部进行局部注入和激活，去除牺牲氧化层；(3)生长栅氧化层，并进行栅极多晶硅填充；(4)完成剩余的常规加工。

公开(公告)号：CN117080259A

公开(公告)日：2023-11-17

申请号：CN202310847694.1

申请日：2023-07-11

Applicant: 浙江翠展微电子有限公司

Inventor： 王鑫 ,  冯会会

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/423

Abstract: 本发明提供了一种逆导型IGBT器件及其制造方法，N型漂移层的顶面上依次形成P型体层、N型发射层、发射极金属层，N型漂移层凹设若干沟槽，N型漂移层的底面上覆盖有FS层；由N型漂移层的中部形成RC区域，于RC区域的外周形成IGBT区域；IGBT区域内的沟槽中填设栅极多晶硅一，栅极多晶硅一与栅极金属短接；RC区域内的沟槽中填设位于下部的栅极多晶硅二和位于上部的原极多晶硅，栅极多晶硅二与栅极多晶硅一电性相连；RC区域内于FS层的底面上形成N型掺杂的逆导区域，IGBT区域内于FS层的底面上形成P型掺杂的P型集电区域，逆导区域和P型集电区域的底面上欧姆接触集电极金属层。

公开(公告)号：CN222015405U

公开(公告)日：2024-11-15

申请号：CN202420614795.4

申请日：2024-03-28

Applicant: 浙江翠展微电子有限公司

Inventor： 王鑫 ,  莫媛媛

IPC: H01L23/495

Abstract: 一种IGBT芯片的版图结构，其包括一个终端区，一个设置于所述终端区的内侧的元胞区，以及一个设置于所述元胞区的一侧的栅极引线区。所述终端区为整体间隔包容设置的线条性框架，所述元胞区上排列间隔设置有若干个条形沟槽，所述栅极引线区设置于所述元胞区边缘的中央位置。所述元胞区上的条形沟槽的外侧形成有电流沟道。所述栅极引线区上朝向三个不同的方向分别设置有三条金属引线。两条相向的所述金属引线围绕所述元胞区的边缘位置设置。所述I GBT芯片的版图结构通过层层设置的版图结构使得该I GBT芯片的生产方式清晰明了，降低了制作成本。该I GBT芯片通过将所述元胞区上的条形沟槽与所述栅极引线区相连接来实现栅极信号对所述元胞区开关的控制。