-
公开(公告)号：CN113849867B
公开(公告)日：2024-02-23
申请号：CN202111011868.8
申请日：2021-08-31
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种加密芯片，基于FPGA设计，包括：搬运填充模块；与搬运填充模块连接的8个缓存队列；与每个缓存队列均连接的轮转计数模块；与8个缓存队列一一对应连接的Z32组合逻辑模块；与8个Z32组合逻辑模块分别连接的缓存模块；与缓存模块连接的映射模块；与映射模块连接的线性变换逻辑模块；与缓存模块、轮转计数模块及线性变换逻辑模块连接的运算模块。本申请提供的加密芯片基于FPGA设计，属于硬件逻辑，可重构，可迭代，抗干扰能力强；且缓存队列有8个，每个缓存队列中数据的处理过程互不干扰，可以并行执行，加密效率高；此外，加密芯片中设置有数据缓存结构，可以进行流控，防止数据堵塞；适用性好。
-
公开(公告)号：CN104917645A
公开(公告)日：2015-09-16
申请号：CN201510182908.3
申请日：2015-04-17
Applicant: 浪潮电子信息产业股份有限公司
CPC classification number: H04L43/08 , H04L43/106 , H04L43/14 , H04L67/2842
Abstract: 本发明公开了一种在线检测报文传输超时的方法与装置，其具体实现过程为：在FPGA验证平台中，构建一个存储空间RAM，检测程序启动，RAM接收并处理由处理器发送过来的源端报文；然后对处理器发出的源端报文和远端返回报文的时间进行记录比较，确定远端返回的报文是不是在处理器要求的有效时间内返回，否则进行超时报错。装置的结构包括RAM输入信号模块，RAM输出信号模块、远端报文存储FIFO、比较模块和计数模块。该一种在线检测报文传输超时的方法与装置与现有技术相比，最大程度节约了FPGA内部有限的资源，提高了效率，更好使用了FPGA相关软件进行代码项目调试，实用性强，易于推广。
-
公开(公告)号：CN104765703A
公开(公告)日：2015-07-08
申请号：CN201510099042.X
申请日：2015-03-06
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F13/38 , G06F12/08 , H04L12/879
Abstract: 本发明公开了一种在FPGA平台上进行数据报文采集的方法，其具体实现过程为：构建异步FIFO用于报文采集输出，该异步FIFO为一个报文存储RAM；设置所需采集抓取的报文类型，并进行报文传输；当传输过程中出现所对应的报文时，RAM的输入使能信号有效，相关报文输入RAM中；完成输入后，输入数据地址位加一，完成了输入报文的存储；使能控制模块检测到输入地址有变化，并与输出地址进行比较，得出当前RAM中已经采集存有所需报文，使输出的使能信号有效。该一种在FPGA平台上进行数据报文采集的方法与现有技术相比，利用一个可控地址的RAM，去掉了报文之间的间隔时隙，最大可能的在FPGA中存储有效报文数据并且输出显示到FPGA软件界面，达到采集输出大量报文的目的。
-
公开(公告)号：CN104765703B
公开(公告)日：2017-11-21
申请号：CN201510099042.X
申请日：2015-03-06
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F13/38 , G06F12/08 , H04L12/879
Abstract: 本发明公开了一种在FPGA平台上进行数据报文采集的方法，其具体实现过程为：构建异步FIFO用于报文采集输出，该异步FIFO为一个报文存储RAM；设置所需采集抓取的报文类型，并进行报文传输；当传输过程中出现所对应的报文时，RAM的输入使能信号有效，相关报文输入RAM中；完成输入后，输入数据地址位加一，完成了输入报文的存储；使能控制模块检测到输入地址有变化，并与输出地址进行比较，得出当前RAM中已经采集存有所需报文，使输出的使能信号有效。该一种在FPGA平台上进行数据报文采集的方法与现有技术相比，利用一个可控地址的RAM，去掉了报文之间的间隔时隙，最大可能的在FPGA中存储有效报文数据并且输出显示到FPGA软件界面，达到采集输出大量报文的目的。
-
公开(公告)号：CN104767658A
公开(公告)日：2015-07-08
申请号：CN201510182909.8
申请日：2015-04-17
Applicant: 浪潮电子信息产业股份有限公司
IPC: H04L12/26
Abstract: 本发明公开了一种在线检测报文传输错误的方法与装置，方法的实现过程为：在FPGA验证平台中，构建一个存储空间RAM；检测程序启动，RAM接收并处理由处理器发送过来的源端报文；然后对处理器发出的源端报文和远端返回报文的进行协议比较，确定远端返回的报文种类是否在处理器要求的报文种类，是则删除对应存储空间中的报文，并进行下一报文存储；否则进行错误报错。装置的结构包括RAM输入信号模块，RAM输出信号模块、远端报文存储FIFO、协议对比模块。该一种在线检测报文传输错误的方法与装置与现有技术相比，最大程度节约了FPGA内部有限的资源，提高了效率，更好使用了FPGA相关软件进行代码项目调试，实用性强，易于推广。
-
Patent Agency Ranking
公开(公告)号：CN113705136A
公开(公告)日：2021-11-26
申请号：CN202110963117.X
申请日：2021-08-20
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F30/327 , G06F30/337
Abstract: 本申请公开了一种集成电路自动化逻辑综合系统、方法、设备及介质，该系统包括：环境配置模块，用于获取综合参数；综合优化模块，用于根据综合参数对待综合RTL代码文件进行逻辑综合，得到初步综合结果；报告生成模块，用于生成对应的初步综合报告；报告自动分析模块，用于对初步综合报告进行分析，确定优化控制参数；迭代优化命令自动生成模块，用于根据优化控制参数对初步综合结果进行优化，得到优化后综合结果，并调用报告生成模块和报告自动分析模块更新优化控制参数，根据更新后优化控制参数对优化后综合结果进行迭代优化，直到符合预设输出条件；结果输出模块，用于输出目标综合结果。这样节约了设计成本，有利于集成电路快速上市。
-
公开(公告)号：CN105872060A
公开(公告)日：2016-08-17
申请号：CN201610201424.3
申请日：2016-04-01
Applicant: 浪潮电子信息产业股份有限公司
CPC classification number: H04L67/2823 , G08C23/06
Abstract: 本发明提供了一种通信方法及系统、数据采集端装置，其中，装置包括：FPGA芯片和第一光电转换装置；FPGA芯片包括：数据采集模块、PCIe接口，其中，PCIe接口连接第一光电转换装置，第一光电转换装置通过光纤连接外部上位机；数据采集模块，用于获取业务数据；PCIe接口，用于将数据采集模块获取到的业务数据转换为PCIe格式，并将PCIe格式的业务数据发送到第一光电转换装置；第一光电转换装置，用于将PCIe格式的业务数据转换为光纤信号，通过光纤将光纤信号发送到外部上位机，以使得外部上位机将接收到的光纤信号转换为PCIE格式的业务数据。通过本发明的技术方案，可提高通信效率。
-
公开(公告)号：CN104767658B
公开(公告)日：2018-05-29
申请号：CN201510182909.8
申请日：2015-04-17
Applicant: 浪潮电子信息产业股份有限公司
IPC: H04L12/26
Abstract: 本发明公开了一种在线检测报文传输错误的方法与装置，方法的实现过程为：在FPGA验证平台中，构建一个存储空间RAM；检测程序启动，RAM接收并处理由处理器发送过来的源端报文；然后对处理器发出的源端报文和远端返回报文的进行协议比较，确定远端返回的报文种类是否在处理器要求的报文种类，是则删除对应存储空间中的报文，并进行下一报文存储；否则进行错误报错。装置的结构包括RAM输入信号模块，RAM输出信号模块、远端报文存储FIFO、协议对比模块。该一种在线检测报文传输错误的方法与装置与现有技术相比，最大程度节约了FPGA内部有限的资源，提高了效率，更好使用了FPGA相关软件进行代码项目调试，实用性强，易于推广。
-
公开(公告)号：CN104917645B
公开(公告)日：2018-04-13
申请号：CN201510182908.3
申请日：2015-04-17
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明公开了一种在线检测报文传输超时的方法与装置，其具体实现过程为：在FPGA验证平台中，构建一个存储空间RAM，检测程序启动，RAM接收并处理由处理器发送过来的源端报文；然后对处理器发出的源端报文和远端返回报文的时间进行记录比较，确定远端返回的报文是不是在处理器要求的有效时间内返回，否则进行超时报错。装置的结构包括RAM输入信号模块，RAM输出信号模块、远端报文存储FIFO、比较模块和计数模块。该一种在线检测报文传输超时的方法与装置与现有技术相比，最大程度节约了FPGA内部有限的资源，提高了效率，更好使用了FPGA相关软件进行代码项目调试，实用性强，易于推广。
-
公开(公告)号：CN113849867A
公开(公告)日：2021-12-28
申请号：CN202111011868.8
申请日：2021-08-31
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种加密芯片，基于FPGA设计，包括：搬运填充模块；与搬运填充模块连接的8个缓存队列；与每个缓存队列均连接的轮转计数模块；与8个缓存队列一一对应连接的Z32组合逻辑模块；与8个Z32组合逻辑模块分别连接的缓存模块；与缓存模块连接的映射模块；与映射模块连接的线性变换逻辑模块；与缓存模块、轮转计数模块及线性变换逻辑模块连接的运算模块。本申请提供的加密芯片基于FPGA设计，属于硬件逻辑，可重构，可迭代，抗干扰能力强；且缓存队列有8个，每个缓存队列中数据的处理过程互不干扰，可以并行执行，加密效率高；此外，加密芯片中设置有数据缓存结构，可以进行流控，防止数据堵塞；适用性好。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.033 seconds)
