公开(公告)号：CN112714550A

公开(公告)日：2021-04-27

申请号：CN202011623032.9

申请日：2020-12-30

Applicant: 浪潮电子信息产业股份有限公司

Inventor： 孙广元 ,  荣世立

IPC: H05K3/00 ,  G06F30/392

Abstract: 本申请提供了一种PCB板铜箔确定方法，包括：获取PCB板信息；根据PCB板信息将PCB板划分为高速信号区域和非高速信号区域；将高速信号区域的铜箔确定为第一铜箔，并将非高速信号区域的铜箔确定为第二铜箔，其中，第一铜箔的信号损耗小于第二铜箔的信号损耗。本申请根据PCB板信息将PCB板划分为高速信号区域和非高速信号区域，并将两个区域的铜箔分别确定为超低损耗铜箔和常规铜箔，避免了如果内层或者外层中存在高速信号，则整层均需要选择超低损耗铜箔，造成了产品的过度设计的问题，减少了成本。本申请同时还提供了一种PCB板铜箔确定装置、设备、介质和PCB板，均具有上述有益效果。

公开(公告)号：CN113220622A

公开(公告)日：2021-08-06

申请号：CN202110583343.5

申请日：2021-05-27

Applicant: 浪潮电子信息产业股份有限公司

Inventor： 荣世立 ,  孙广元 ,  李健

IPC: G06F13/42

Abstract: 本申请公开了一种主板，包括时钟源和处理器，在时钟源和处理器之间串联有至少两个时钟连接器，时钟连接器之间通过时钟线缆连接。还公开了一种时序控制方法，在数据发送方向为设备卡到处理器的情况下，确定信号传输时间差；根据信号传输时间差和时序要求，确定时钟线缆的总长度，以在时钟连接器之间使用总长度的时钟线缆，进行时序控制。应用本申请所提供的技术方案，主板的时钟源和处理器之间串联有至少两个时钟连接器，时钟连接器之间通过时钟线缆连接，不会占用主板上的空间，通过调整时钟线缆的长度，可以有效地进行时序控制，可以优化信号质量，减小链路设计风险。本申请还公开了一种时序控制装置，具有相应技术效果。

公开(公告)号：CN113286444A

公开(公告)日：2021-08-20

申请号：CN202110551295.1

申请日：2021-05-20

Applicant: 浪潮电子信息产业股份有限公司

Inventor： 孙广元

IPC: H05K3/28

Abstract: 本申请公开了一种PCB阻抗管控的方法，通过在PCB光绘文件设计完毕后，在PCB光绘文件中添加与PCB光绘文件的信号线区域对应的区域标记，得到标记后的PCB光绘文件，而后将标记后的PCB光绘文件和PCB光绘文件的阻抗管控要求发送至板厂，以使板厂在进行PCB阻焊加工时能够根据区域标记和阻抗管控要求进行区分加工，避免板厂按照统一标准加工PCB从而导致信号线区域因阻焊厚度不均所造成的阻抗匹配不合格、进而导致信号完整性得不到保证的问题。本申请还公开了一种PCB阻抗管控的装置、设备及可读存储介质，具有上述有益效果。

公开(公告)号：CN112702833A

公开(公告)日：2021-04-23

申请号：CN202011413598.9

申请日：2020-12-03

Applicant: 浪潮电子信息产业股份有限公司

Inventor： 孙广元 ,  荣世立

IPC: H05K1/02 ,  H05K3/10

Abstract: 本发明提出了一种分区域玻纤布拼接的半固化片，位于第一走线层以及与第一走线层相邻的第二走线层之间，包括：第一玻纤布以及第二玻纤布，第一玻纤布位于半固化片中高速信号线经过的区域，第二玻纤布位于半固化片中低速信号线经过的区域，其中，高速信号线为第一走线层中通过过孔与第二走线层通信连接的高速信号走线路径，低速信号线为第一走线层中通过过孔与第二走线层通信连接的低速信号走线路径，第一玻纤布成本大于第二玻纤布，本发明还提出了一种PCB板以及半固化片拼接方法，有效解决由于现有技术造成半固化片生产成本高的问题，有效的降低半固化片生产成本，同时兼顾信号的完整性，保证了产品的质量。

公开(公告)号：CN112001139A

公开(公告)日：2020-11-27

申请号：CN202010820318.X

申请日：2020-08-14

Applicant: 浪潮电子信息产业股份有限公司

Inventor： 荣世立 ,  李岩 ,  孙广元

IPC: G06F30/3308 ,  G06F115/12

Abstract: 本发明公开了一种PCB的选择方法、系统及装置，本申请先分别建立多个PCB上的链路的模型，其中，多个PCB上的铜箔的粗糙度等级各不相同，再将高速信号分别在各个链路的模型上进行仿真，得到高速信号在各个链路的模型的损耗，根据高速信号在仿真后的损耗情况选择仿真时高速信号的损耗小于损耗阈值的链路的模型对应的PCB，解决了将每个等级的粗糙度的铜箔都在实际应用中的PCB上做实验从而使成本过高的问题，且能够选出符合损耗要求的PCB，提高PCB的性能。

公开(公告)号：CN112131823A

公开(公告)日：2020-12-25

申请号：CN202011052201.8

申请日：2020-09-29

Applicant: 浪潮电子信息产业股份有限公司

Inventor： 孙广元 ,  荣世立

IPC: G06F30/392 ,  G06F30/398 ,  G06F115/12

Abstract: 本申请公开了一种PCB中信号层厚度的确定方法，包括：预估目标PCB中信号层的目标厚度范围，并获取信号层在目标厚度范围内的目标S参数；基于信号链路完整性原则，从目标S参数中选取最佳S参数；根据最佳S参数确定信号层的最佳厚度。显然，相较于现有技术而言，因为本申请所提供的信号层厚度确定方法，是通过信号层在目标厚度范围内所对应的信号链路完整性来选取信号层的最佳S参数，并利用信号层的最佳S参数来推算信号层的最佳厚度，因此，通过该方法就可以显著提高目标PCB中信号链路的完整性。相应的，本申请所提供的一种PCB中信号层厚度的确定装置、设备及介质，同样具有上述有益效果。