-
公开(公告)号:CN112702833A
公开(公告)日:2021-04-23
申请号:CN202011413598.9
申请日:2020-12-03
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明提出了一种分区域玻纤布拼接的半固化片,位于第一走线层以及与第一走线层相邻的第二走线层之间,包括:第一玻纤布以及第二玻纤布,第一玻纤布位于半固化片中高速信号线经过的区域,第二玻纤布位于半固化片中低速信号线经过的区域,其中,高速信号线为第一走线层中通过过孔与第二走线层通信连接的高速信号走线路径,低速信号线为第一走线层中通过过孔与第二走线层通信连接的低速信号走线路径,第一玻纤布成本大于第二玻纤布,本发明还提出了一种PCB板以及半固化片拼接方法,有效解决由于现有技术造成半固化片生产成本高的问题,有效的降低半固化片生产成本,同时兼顾信号的完整性,保证了产品的质量。
-
公开(公告)号:CN112672537A
公开(公告)日:2021-04-16
申请号:CN202011302138.9
申请日:2020-11-19
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明提供一种防气泡焊盘,该焊盘包括焊锡区和过孔区,焊锡区的表面用于涂装焊锡膏,过孔区的范围内设置过孔,过孔的内壁镀设金属层,金属层的内腔设有油墨密封,通过油墨将过孔的一端封闭;过孔排列开设在焊锡区的侧边,过孔在截面方向的至少一部分位于焊锡区涂装的焊锡膏之外;本发明的防气泡焊盘将焊锡区与过孔相互隔离,焊锡膏不会完全覆盖住过孔的端部,因此在加热过程中无法将过孔的端部封闭,因此气泡不会被密封在油墨层与焊锡膏之间,避免产生气泡受热膨胀,防止产生损坏。本发明还提供一种焊盘防气泡加工方法,该方法能够实现上述防气泡焊盘所达到的技术效果。
-
公开(公告)号:CN112001139A
公开(公告)日:2020-11-27
申请号:CN202010820318.X
申请日:2020-08-14
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F30/3308 , G06F115/12
Abstract: 本发明公开了一种PCB的选择方法、系统及装置,本申请先分别建立多个PCB上的链路的模型,其中,多个PCB上的铜箔的粗糙度等级各不相同,再将高速信号分别在各个链路的模型上进行仿真,得到高速信号在各个链路的模型的损耗,根据高速信号在仿真后的损耗情况选择仿真时高速信号的损耗小于损耗阈值的链路的模型对应的PCB,解决了将每个等级的粗糙度的铜箔都在实际应用中的PCB上做实验从而使成本过高的问题,且能够选出符合损耗要求的PCB,提高PCB的性能。
-
公开(公告)号:CN112507650B
公开(公告)日:2023-02-28
申请号:CN202011302374.0
申请日:2020-11-19
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F30/394 , G06F115/12
Abstract: 本发明公开了一种DDR布线的等长设计方法及相关组件,包括确定同一等长组内各信号线的DDR内部封装长度之间的最大长度差值;确定长度等于最大长度差值的信号线上的信号在不同材质的PCB板上的传输时长;将等长允许时延与传输时长之间的时间差进行做差处理,以基于得到的差值设计信号线的长度。可见,本申请会评估不同材质的PCB板引入的传输误差,并在等长允许时延中去掉该传输误差消耗的裕量,后续在依据该种方式得到的等长允许时延进行信号线的长度设置时,使得信号线不仅能够满足不同材质的PCB板的等长设置需求,提高信号传输质量,且不同材质的PCB板可以共用DDR设计,不会过度增加信号线的设计难度。
-
公开(公告)号:CN114126230A
公开(公告)日:2022-03-01
申请号:CN202111424690.X
申请日:2021-11-26
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种PCB板的兼容布线方法,包括:设置四个焊盘;将功能模块的输入端与输出端分别连接一个焊盘;将目标控制器的一个接口与连接器分别连接一个焊盘;当使用功能模块时,将M个阻容器件与焊盘连接,使接口、M个阻容器件、功能模块以及连接器形成信号传输通道;当不使用功能模块时,将N个阻容器件与焊盘连接,使接口、N个阻容器件以及连接器形成信号传输通道;其中,每个阻容器件连接相邻的两个焊盘,M与N为正整数,M≤2,N≤2,且N与M不等。该方法能够节省板卡空间、减少阻容器件带来的阻抗不连续效应。本申请还公开了一种PCB板的兼容布线装置、设备以及计算机可读存储介质,均具有上述技术效果。
-
公开(公告)号:CN113597100A
公开(公告)日:2021-11-02
申请号:CN202110700868.2
申请日:2021-06-23
Applicant: 浪潮电子信息产业股份有限公司
Inventor: 荣世立
IPC: H05K3/00
Abstract: 本发明提出了一种优化差分过孔阻抗的方法、电路板、设备和存储介质,该方法包括根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度;根据过孔残桩的厚度确定信号孔背钻的深度;根据信号孔背钻的深度确定地孔背钻的深度对待需要优化差分过孔阻抗的印刷电路板的信号孔和地孔均背钻;且地孔背钻的深度不大于信号孔背钻的深度。基于该方法还提出了一种电路板,设备和存储介质。本发明在高速链路设计时需要关注过孔处的阻抗特性,针对有背钻的超高速信号孔,除了通过优化反焊盘尺寸以外,还可以对参考地孔进行背钻设计,这样能进一步优化过孔阻抗,提高链路阻抗连续性,降低信号反射,有效提高信号传输质量。
-
公开(公告)号:CN113220622A
公开(公告)日:2021-08-06
申请号:CN202110583343.5
申请日:2021-05-27
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F13/42
Abstract: 本申请公开了一种主板,包括时钟源和处理器,在时钟源和处理器之间串联有至少两个时钟连接器,时钟连接器之间通过时钟线缆连接。还公开了一种时序控制方法,在数据发送方向为设备卡到处理器的情况下,确定信号传输时间差;根据信号传输时间差和时序要求,确定时钟线缆的总长度,以在时钟连接器之间使用总长度的时钟线缆,进行时序控制。应用本申请所提供的技术方案,主板的时钟源和处理器之间串联有至少两个时钟连接器,时钟连接器之间通过时钟线缆连接,不会占用主板上的空间,通过调整时钟线缆的长度,可以有效地进行时序控制,可以优化信号质量,减小链路设计风险。本申请还公开了一种时序控制装置,具有相应技术效果。
-
公开(公告)号:CN112507655A
公开(公告)日:2021-03-16
申请号:CN202011445504.6
申请日:2020-12-11
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F30/398 , G06F30/394 , G06F115/12
Abstract: 本发明公开了一种信号线等长设计方法、系统及装置,获取同一组内每个信号线在电路板上的表层走线长度和内层走线长度;根据电路板的表层及内层的信号传输速度差异,将每个信号线的表层走线长度和内层走线长度均进行等效处理,得到每个信号线在电路板上的总等效走线长度;根据每个信号线在电路板上的总等效走线长度,判断同一组内的信号线是否满足等长设计要求;若否,则将不满足等长设计要求的信号线的走线长度进行调整,直至同一组内的信号线满足等长设计要求。可见,本申请判定同一组内信号线等长的依据是信号线真实的等效走线长度,避免了因不同层的信号传输速度不同导致的信号线实际不满足等长设计要求的情况,从而提升了系统设计质量。
-
公开(公告)号:CN113869001B
公开(公告)日:2025-04-29
申请号:CN202110981473.4
申请日:2021-08-25
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F30/398 , G06F115/12
Abstract: 本申请公开了一种PCB模型提取方法、装置、设备及介质,包括:确定目标PCB链路对应的校正链路;其中,所述校正链路中不包含所述目标PCB链路中的目标器件,并且,所述目标器件为能够对链路造成非线性影响的器件;基于耗散因子参数对所述校正链路进行模型提取,得到相应的模型提取结果;基于所述模型提取结果对所述耗散因子参数进行校正,得到校正后耗散因子参数;基于所述校正后耗散因子参数对所述目标PCB链路进行模型提取。这样,能够提升仿真参数的准确度,从而提升模型提取的准确度以及链路设计评估的准确度。
-
公开(公告)号:CN112672537B
公开(公告)日:2023-02-24
申请号:CN202011302138.9
申请日:2020-11-19
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明提供一种防气泡焊盘,该焊盘包括焊锡区和过孔区,焊锡区的表面用于涂装焊锡膏,过孔区的范围内设置过孔,过孔的内壁镀设金属层,金属层的内腔设有油墨密封,通过油墨将过孔的一端封闭;过孔排列开设在焊锡区的侧边,过孔在截面方向的至少一部分位于焊锡区涂装的焊锡膏之外;本发明的防气泡焊盘将焊锡区与过孔相互隔离,焊锡膏不会完全覆盖住过孔的端部,因此在加热过程中无法将过孔的端部封闭,因此气泡不会被密封在油墨层与焊锡膏之间,避免产生气泡受热膨胀,防止产生损坏。本发明还提供一种焊盘防气泡加工方法,该方法能够实现上述防气泡焊盘所达到的技术效果。
-
-
-
-
-
-
-
-
-