-
公开(公告)号：CN105655070A
公开(公告)日：2016-06-08
申请号：CN201511031801.5
申请日：2015-12-31
Applicant: 深圳顺络电子股份有限公司
IPC: H01C7/108
CPC classification number: H01C7/108
Abstract: 本发明公开了一种叠层片式压敏电阻，包括上基板、下基板和端电极，还包括设置在所述上基板和所述下基板之间的多个压敏电阻单元，其中多个所述压敏电阻单元中至少有两个所述压敏电阻单元是采用串联结构，多个所述压敏单元通过引出电极连接至所述端电极。本发明提出的叠层片式压敏电阻，可以将叠层片式压敏电阻的电容值制作到超低的水平，或保持一定的电容值而大幅提升叠层片式压敏电阻承受浪涌电流冲击的能力，有效的扩大了叠层片式压敏电阻在线路中做ESD防护或浪涌防护的应用范围。
-
公开(公告)号：CN105428166A
公开(公告)日：2016-03-23
申请号：CN201510995288.5
申请日：2015-12-28
Applicant: 深圳顺络电子股份有限公司
IPC: H01H69/02 , H01H85/046
CPC classification number: H01H69/022 , H01H2069/025
Abstract: 本发明公开了一种片式熔断器及其制造方法，方法包括如下步骤：S1、将网板放在薄膜陶瓷基片上，在所述网板上印刷电极浆料，所述电极浆料穿过所述网板的电极图案孔附着在所述薄膜陶瓷基片上；S2、使所述薄膜陶瓷基片上的电极浆料固化成熔断电极；S3、将网板与所述薄膜陶瓷基片分离，得到陶瓷生坯片；S4、将多个陶瓷生坯片进行层叠形成陶瓷生坯，对所述陶瓷生坯进行烧结。本发明既能满足熔断电极宽度及厚度设计要求，又能保证不同个体间熔断电极质量的一致性，从而制作高精度熔断电流的片式熔断器。
-
公开(公告)号：CN105575573B
公开(公告)日：2017-12-01
申请号：CN201510955379.6
申请日：2015-12-18
Applicant: 深圳顺络电子股份有限公司
Abstract: 本发明公开了一种多层片式压敏电阻器及其制备方法，其中制备方法包括：准备压敏材料膜片；将铜箔贴合在所述压敏材料膜片上并进行刻蚀，再将所述压敏材料膜片和贴合有所述铜箔的所述压敏材料膜片依次叠压形成坯体；将所述坯体进行压实、切割，形成成型样品；将所述成型样品烧结，形成多层片式压敏电阻瓷体；在所述多层片式压敏电阻瓷体的两个端头涂银电极后热处理，形成多层片式压敏电阻器。多层片式压敏电阻器是由上述制备方法制备得到。本发明提出的多层片式压敏电阻器及其制备方法，在降低压敏电阻器的制备成本的基础上还提高产品使用可靠性。
-
公开(公告)号：CN105428166B
公开(公告)日：2017-11-17
申请号：CN201510995288.5
申请日：2015-12-28
Applicant: 深圳顺络电子股份有限公司
IPC: H01H69/02 , H01H85/046
Abstract: 本发明公开了一种片式熔断器及其制造方法，方法包括如下步骤：S1、将网板放在薄膜陶瓷基片上，在所述网板上印刷电极浆料，所述电极浆料穿过所述网板的电极图案孔附着在所述薄膜陶瓷基片上；S2、使所述薄膜陶瓷基片上的电极浆料固化成熔断电极；S3、将网板与所述薄膜陶瓷基片分离，得到陶瓷生坯片；S4、将多个陶瓷生坯片进行层叠形成陶瓷生坯，对所述陶瓷生坯进行烧结。本发明既能满足熔断电极宽度及厚度设计要求，又能保证不同个体间熔断电极质量的一致性，从而制作高精度熔断电流的片式熔断器。
-
公开(公告)号：CN104616847B
公开(公告)日：2017-03-22
申请号：CN201510029134.0
申请日：2015-01-20
Applicant: 深圳顺络电子股份有限公司
Abstract: 本发明公开了一种叠层片式压敏电阻，包括上基板、下基板、设在所述上基板和下基板之间的由多个压敏电阻单元叠层形成的压敏电阻基片，分别连接在所述压敏电阻基片的两端的两个端电极，多个压敏电阻单元之间相互独立，每个所述压敏电阻单元包括压敏电阻膜、形成在所述压敏电阻膜上的内电极和引出电极，所述引出电极与所述内电极连接并从所述内电极的一端沿着所述内电极的宽度方向延伸，所述内电极通过所述引出电极与所述端电极连接，相邻的两个内电极连接在不同的端电极上，多个所述压敏电阻单元之间通过所述端电极连接。本发明可以加强内电极和端电极的连接，大幅降低了叠层片式压敏电阻开路、虚弱连接带来的系列风险。
-
Patent Agency Ranking
公开(公告)号：CN105575573A
公开(公告)日：2016-05-11
申请号：CN201510955379.6
申请日：2015-12-18
Applicant: 深圳顺络电子股份有限公司
CPC classification number: H01C17/006 , H01C1/144 , H01C7/1013 , H01C7/112 , H01C17/288
Abstract: 本发明公开了一种多层片式压敏电阻器及其制备方法，其中制备方法包括：准备压敏材料膜片；将铜箔贴合在所述压敏材料膜片上并进行刻蚀，再将所述压敏材料膜片和贴合有所述铜箔的所述压敏材料膜片依次叠压形成坯体；将所述坯体进行压实、切割，形成成型样品；将所述成型样品烧结，形成多层片式压敏电阻瓷体；在所述多层片式压敏电阻瓷体的两个端头涂银电极后热处理，形成多层片式压敏电阻器。多层片式压敏电阻器是由上述制备方法制备得到。本发明提出的多层片式压敏电阻器及其制备方法，在降低压敏电阻器的制备成本的基础上还提高产品使用可靠性。
-
公开(公告)号：CN104616847A
公开(公告)日：2015-05-13
申请号：CN201510029134.0
申请日：2015-01-20
Applicant: 深圳顺络电子股份有限公司
Abstract: 本发明公开了一种叠层片式压敏电阻，包括上基板、下基板、设在所述上基板和下基板之间的由多个压敏电阻单元叠层形成的压敏电阻基片，分别连接在所述压敏电阻基片的两端的两个端电极，多个压敏电阻单元之间相互独立，每个所述压敏电阻单元包括压敏电阻膜、形成在所述压敏电阻膜上的内电极和引出电极，所述引出电极与所述内电极连接并从所述内电极的一端沿着所述内电极的宽度方向延伸，所述内电极通过所述引出电极与所述端电极连接，相邻的两个内电极连接在不同的端电极上，多个所述压敏电阻单元之间通过所述端电极连接。本发明可以加强内电极和端电极的连接，大幅降低了叠层片式压敏电阻开路、虚弱连接带来的系列风险。
-
公开(公告)号：CN102142430B
公开(公告)日：2012-12-26
申请号：CN201010605589.X
申请日：2010-12-24
Applicant: 深圳顺络电子股份有限公司
Abstract: 一种贴片式高分子静电放电保护元件，内电极是在长度方向相对的两个内电极、在长度方向相互交错的两个内电极中的一种；芯材是填充在长度方向相对的两个内电极之间间隙的芯材、填充在长度方向相互交错的两个内电极之间间隙的芯材，以及填充在长度方向相对的两个内电极之间间隙中通孔的芯材的一种。制造方法依次有以下制备步骤：1)芯材浆料；2)下基板；3)内电极；4)芯材；5)上基板；6)切割芯片；7)端电极；8)电镀。可制造出尺寸小且有效电容非常小的贴片式ESD防护器件，足以满足高速信号传输设备的ESD防护要求，内电极和端电极的连接以及端电极的引出比较简单，易于制造。内电极之间的间隙可以根据设计的触发电压值相应调整。
-
公开(公告)号：CN102584206A
公开(公告)日：2012-07-18
申请号：CN201210017323.2
申请日：2012-01-19
Applicant: 深圳顺络电子股份有限公司
IPC: C04B35/453 , H01C7/112 , H01C7/12
Abstract: 本发明公开了一种氧化锌压敏电阻生料，包含以下组分，其含量为摩尔百分比：ZnO91~97%、Bi2O30.1~3%、Cr2O30.1~2%、含锰化合物0.1~1.5%、含钴氧化物0.1~1.5%和Nb2O50.1~1.5%。本发明以氧化锌粉料为主，不含作为传统添加剂成分之一的含锑化合物，添加多种金属化合物成分作为添加剂，用此生料制作而成的压敏电阻能够弥补因去掉含锑化合物而造成的各类性能缺失，其电性、机械性及可靠性等方面的性能大大提高，同时可以控制压敏电压在较广的范围内，具有优良的综合性能。
-
公开(公告)号：CN102557612A
公开(公告)日：2012-07-11
申请号：CN201210007305.6
申请日：2012-01-11
Applicant: 深圳顺络电子股份有限公司
IPC: C04B35/453
Abstract: 本发明公开了一种低介电常数压敏电阻材料，包括：90~97%的ZnO；0.1~3%的Bi2O3；0.1~3%的Sb2O3；0.1~2%的Cr2O3；0.1~1.5%的MnO2；0.1~1.5%的Co2O3；0.1~1%的Ni2O3；0.1~0.8%的H3BO3；0.1~0.8%的AgNO3；0.1-0.3%的Al2(NO3)3.9H2O；前述的百分比均为摩尔比。与现有技术相比，利用本发明的电阻材料制作的压敏电阻的介电常数能够控制在30-120之内。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.041 seconds)
