-
公开(公告)号：CN119945663A
公开(公告)日：2025-05-06
申请号：CN202311459910.1
申请日：2023-11-03
Applicant: 清华大学
Abstract: 本公开的实施例提供了一种密钥共享方法和密钥共享装置。该密钥共享方法包括：随机初始化得到密钥，使用与接收端共享物理不可克隆函数(PUF)值的PUF生成阵列基于密钥计算得到用于接收端的至少部分配置位信息，或者，随机初始化得到配置位信息，使用PUF生成阵列基于配置位信息计算得到用于接收端的密钥；以及将配置位信息提供给接收端，以使得接收端基于配置位信息使用PUF生成阵列生成得到密钥，PUF生成阵列包括忆阻器阵列，配置位信息包括用于控制PUF生成阵列中哪些计算单元参与密钥计算的信息，计算包括乘积累加计算。该密钥共享方法基于忆阻器阵列实现，有效地保证了密钥发送端和密钥接收端之间信息传递的可靠性和安全性。
-
公开(公告)号：CN119718252A
公开(公告)日：2025-03-28
申请号：CN202411728081.7
申请日：2024-11-28
Applicant: 上海清华国际创新中心 , 清华大学
Abstract: 本申请涉及一种随机数生成电路、电路控制方法和存算一体芯片。随机数生成电路包括：忆阻器电路、电容阵列电路和随机数输出电路，其中，忆阻器电路和随机数输出电路连接，电容阵列电路设置在忆阻器电路和随机数输出电路之间；电容阵列电路包括多个并联的电容子电路；电容阵列电路中的至少一个电容子电路的第一端被配置为与忆阻器电路连接，其余电容子电路的第一端被配置为与忆阻器电路断开，其中，至少一个电容子电路与忆阻器电路的当前阻态匹配；随机数输出电路用于输出目标随机数。采用上述随机数生成电路可以减小存算一体芯片的面积。
-
Patent Agency Ranking
公开(公告)号：CN114461178B
公开(公告)日：2025-04-29
申请号：CN202210138347.7
申请日：2022-02-15
Applicant: 清华大学
Abstract: 一种随机数生成器、电子装置和操作方法。该随机数生成器包括熵源电路、熵提取电路和输出电路。熵源电路包括充电电路，该充电电路包括第一忆阻器单元且配置为通过第一忆阻器单元对第一节点进行充电，并改变第一节点的电位。熵提取电路与熵源电路耦接，配置为生成具有多个状态的周期性变化信号，提取第一节点被充电至目标电位的时间值，并基于该时间值对应的周期性变化信号的当前状态获取随机值。输出电路与熵提取电路耦接，配置为接收并输出随机值。该随机数生成器在电路设计上进行了优化，避免了使用复杂的外部电路，有效减小了电路面积和功耗开销。
-
公开(公告)号：CN114461178A
公开(公告)日：2022-05-10
申请号：CN202210138347.7
申请日：2022-02-15
Applicant: 清华大学
Abstract: 一种随机数生成器、电子装置和操作方法。该随机数生成器包括熵源电路、熵提取电路和输出电路。熵源电路包括充电电路，该充电电路包括第一忆阻器单元且配置为通过第一忆阻器单元对第一节点进行充电，并改变第一节点的电位。熵提取电路与熵源电路耦接，配置为生成具有多个状态的周期性变化信号，提取第一节点被充电至目标电位的时间值，并基于该时间值对应的周期性变化信号的当前状态获取随机值。输出电路与熵提取电路耦接，配置为接收并输出随机值。该随机数生成器在电路设计上进行了优化，避免了使用复杂的外部电路，有效减小了电路面积和功耗开销。
-
公开(公告)号：CN118866049A
公开(公告)日：2024-10-29
申请号：CN202310464870.3
申请日：2023-04-26
Applicant: 清华大学
Abstract: 本公开提供了一种操作忆阻器阵列的方法和电子装置。该忆阻器阵列包括多行多列的忆阻器单元。该方法包括：对忆阻器阵列中的第i目标行进行物理不可克隆函数PUF生成操作，将第i目标行映射为对应于高级加密标准AES算法的初始密钥k0；将忆阻器阵列中的第i+1目标行到第i+n目标行映射为基于初始密钥k0扩展得到的对应于AES算法的加密密钥k1～kn或对应于AES算法的解密密钥k1’～kn’；使用映射后的忆阻器阵列的第i目标行到第i+n目标行执行AES算法中与初始密钥k0和加密密钥k1～kn相对应的加密操作或与初始密钥k0和解密密钥k1’～kn’相对应的解密操作。该操作忆阻器阵列的方法可以保证生成的密钥的真随机性，避免加解密过程中密钥的数据搬运，缩短加解密过程的时间，降低电路开销。
-
公开(公告)号：CN118800297A
公开(公告)日：2024-10-18
申请号：CN202310396034.6
申请日：2023-04-13
Applicant: 清华大学
IPC: G11C13/00
Abstract: 一种忆阻器装置及其操作方法。该忆阻器装置包括忆阻器阵列以及与忆阻器阵列耦接的行选择模块、初始化模块和列选择模块。忆阻器阵列包括多行多列布置的多个忆阻器单元；行选择模块配置为选中并开启忆阻器阵列的至少一行；初始化模块包括至少一个初始化控制开关，且配置为控制是否将来自初始化电压端的初始化电压作为输入电压施加到被选中的至少一行，以用于对被选中的至少一行进行初始化操作；列选择模块包括多个列选择开关，每个列选择开关对应于忆阻器阵列中的一列，每个初始化控制开关与多个列选择开关连接。该忆阻器装置及其操作方法可以同时对多个忆阻器单元进行初始化操作，提高忆阻器阵列的初始化速度，缩短忆阻器阵列的初始化时间。
-
公开(公告)号：CN117577165A
公开(公告)日：2024-02-20
申请号：CN202211465840.6
申请日：2022-11-22
Applicant: 清华大学 , 中国移动通信有限公司研究院 , 中国移动通信集团有限公司
Abstract: 本发明提供一种自检处理方法、装置及阻变存储器，涉及数据处理技术领域。该方法包括：基于冗余余数系统和目标进制数对自检参数进行分解，得到分解结果；将所述分解结果编程到阻变存储器阵列上；获取经所述阻变存储器阵列运算所得的计算结果；对所述计算结果进行校验，确定所述阻变存储器阵列的运算是否存在错误。本发明实施例的方法，解决了目前阻变存储器计算结果错误率偏高的问题。
-
-
-
-
-
-
Search Results
7
records
(took 0.023 seconds)
