公开(公告)号：CN105355784B

公开(公告)日：2018-08-03

申请号：CN201510813449.4

申请日：2015-06-08

Applicant: 清华大学

Inventor： 施路平 ,  李黄龙 ,  张子阳

IPC: H01L45/00 ,  H01L27/24

Abstract: 本发明提供种相变自旋非易失存储单元,其包括磁固定层、间隔层、磁自由层、第电极以及第二电极,所述磁固定层、间隔层以及磁自由层依次层叠设置,所述第电极设置在所述磁固定层上,所述第二电极设置在所述磁自由层上,其中,所述间隔层的材料为相变材料。

公开(公告)号：CN107346449A

公开(公告)日：2017-11-14

申请号：CN201610283410.0

申请日：2016-05-04

Applicant: 清华大学

Inventor： 李黄龙 ,  邓磊 ,  张子阳 ,  吴双 ,  王耀园 ,  施路平

IPC: G06N3/063

Abstract: 本发明提供一种可同时计算和编程的神经形态电路，包括：第一神经元、第二神经元、突触，所述突触为三端忆阻器，所述三端忆阻器包括源端、漏端和门端。所述源端与所述第一神经元的输出端连接，用于接收该第一神经元发出的前向信号。所述漏端与所述第二神经元的输入端连接。所述门端与所述第二神经元的输出端连接，用于接收该第二神经元发出的反馈信号。所述三端忆阻器的阻值由所述前向信号与所述反馈信号共同控制。本发明提供的神经形态电路能够使得计算和学习同时进行而互不干扰，不存在由于忆阻器阻值调节时间而导致的网络工作速度物理极限，理论上能够达到更高的工作频率。

公开(公告)号：CN107194462A

公开(公告)日：2017-09-22

申请号：CN201610146257.7

申请日：2016-03-15

Applicant: 清华大学

Inventor： 李黄龙 ,  施路平 ,  吴双 ,  张子阳 ,  王耀园

IPC: G06N3/06

Abstract: 本发明提供一种三值神经网络突触阵列，包括多个电子突触及控制电路，所述多个电子突触构成m×n电子突触阵列，所述控制电路控制该多个电子突触的阻态，所述电子突触的阻态数目为3。本发明还进一步提供一种基于该三值神经网络突触阵列的神经形态计算网络，可以在保持计算精度的前提下减少电子突触阻态数量，进而缩小电子突触的体积，排除对多组态精确调节的技术难度，提高电子突触的稳定性。

公开(公告)号：CN118538264B

公开(公告)日：2025-01-24

申请号：CN202410542727.6

申请日：2024-04-30

Applicant: 清华大学

Inventor： 刘学 ,  李黄龙 ,  郭云飞 ,  张岩

IPC: G11C13/00 ,  G11C11/54 ,  G11C7/16 ,  G06N3/065 ,  G05B19/05

Abstract: 本发明涉及存储和计算技术领域，公开了一种控制忆阻阵列的编码方法、装置及设备，该方法包括：对忆阻阵列施加初始稳定电压；基于所述初始稳定电压对所述忆阻阵列做读操作，以确定所述忆阻阵列的初始阻值；基于所述初始阻值和计算参数确定对所述忆阻阵列的激励行为；根据所述激励行为生成编码协议包；将所述编码协议包发送至与忆阻阵列连接的现场可编程逻辑门阵列FPGA，通过FPGA对所述忆阻阵列进行控制。本发明解决了传统对忆阻阵列控制的方法存在低效、精度不足、稳定性差等问题。

公开(公告)号：CN116612797A

公开(公告)日：2023-08-18

申请号：CN202210121723.1

申请日：2022-02-09

Applicant: 清华大学

Inventor： 李黄龙 ,  杨逸飞

IPC: G11C16/04 ,  G11C16/26

Abstract: 本申请涉及一种三态内容寻址存储器，包括第一非易失性可重构晶体管、第二非易失性可重构晶体管、匹配线、第一写入线、第二写入线、第一查找线及第二查找线，其中，匹配线与第一非易失性可重构晶体管的源极及第二非易失性可重构晶体管的漏极均连接；第一写入线与第一非易失性可重构晶体管的漏极连接；第二写入线与第二非易失性可重构晶体管的源极及第一写入线均连接；第一查找线与第一非易失性可重构晶体管的栅极连接；第二查找线与第二非易失性可重构晶体管的栅极连接；通过控制第一写入线的电压与第二写入线的电压进行写入操作，通过控制第一查找线的电压与第二查找线的电压进行寻址操作，上述三态内容寻址存储器具备器件数量少、能耗低等优点。

公开(公告)号：CN106960904B

公开(公告)日：2019-05-31

申请号：CN201610010917.9

申请日：2016-01-09

Applicant: 清华大学

Inventor： 李黄龙 ,  张子阳 ,  施路平

IPC: H01L45/00 ,  H01L27/24

Abstract: 本发明提供一种全相变自旋非易失存储单元，包括磁固定层、间隔层、磁自由层。所述磁固定层、间隔层以及磁自由层依次层叠设置，所述间隔层设置在所述磁固定层和磁自由层之间，且该间隔层分别与所述磁固定层和磁自由层接触设置。所述磁固定层、所述磁自由层的材料均为界面相变材料，所述界面相变材料包括两种体相变材料交替层叠设置。

公开(公告)号：CN118467449B

公开(公告)日：2024-11-08

申请号：CN202410532268.3

申请日：2024-04-29

Applicant: 清华大学

Inventor： 刘学 ,  李黄龙 ,  张岩 ,  李晓民

IPC: G06F15/163 ,  H10B80/00 ,  G06N3/063

Abstract: 本申请提出了一种忆阻芯粒和硅基芯粒互连封装的通信方法和装置，其中，该方法包括：将忆阻单元和硅基单元的工作时序进行层级划分，分别在忆阻芯片和硅基芯片内部实现循环(step)时序控制单元和相位(phase)时序控制单元，对于任何尺寸的任务，在任务时序上进行划分，将循环(step)对应的任务划分为高层级和粗颗粒度，对应的相位(phase)划分为低层级时序和细颗粒度，设定忆阻单元和硅基单元的的握手协议，按照握手协议进行数据交换和信令交换，实现通信，并完成交互任务的协调同步的需求。采用上述方案的本发明能够充分发挥忆阻芯粒和硅基芯粒的优势，实现两种不同类型芯粒的同步机制，提升不同芯粒之间的任务协调效率，实现整体系统性能的提升。

公开(公告)号：CN116579394A

公开(公告)日：2023-08-11

申请号：CN202310369057.8

申请日：2023-04-07

Applicant: 清华大学

Inventor： 李黄龙 ,  郭云鹏

IPC: G06N3/063 ,  G06N3/06 ,  G06N3/047

Abstract: 本申请涉及一种复杂网络生成方法、装置、计算机设备、存储介质和计算机程序产品。方法包括：确定节点排布结构、空间节点之间的节点距离和节点连接约束；空间节点包括不同位置的节点；基于忆阻器的衰减时长和第一间隔时长确定距离下限值和距离上限值；第一间隔时长支持动态调整；基于第一目标概率密度函数对空间节点的边界距离进行采样，得到目标边界距离；目标边界距离位于距离下限值和距离上限值之间；选取与空间节点的节点距离小于目标边界距离的其他空间节点，作为空间节点的邻近节点；在节点排布结构下，依据节点连接约束对空间节点与空间节点的邻近节点进行连接，得到目标复杂网络。采用本方法能够提升网络结构的灵活性。

公开(公告)号：CN115878951A

公开(公告)日：2023-03-31

申请号：CN202111137608.5

申请日：2021-09-27

Applicant: 清华大学

Inventor： 李黄龙 ,  苗辰飞

IPC: G06F17/16

Abstract: 本申请涉及一种矩阵积和式的计算方法、装置、计算机设备和存储介质，计算机设备构建信道耦合矩阵的等效阻值网络；然后根据等效阻值网络的信号响应特性，计算信道耦合矩阵的积和式；并根据积和式计算信道耦合矩阵对应的信道容量值；其中，等效阻值网络中的阻值与信道耦合矩阵的矩阵元素一一对应。采用上述方法可以提高积和式的计算效率，进而提高信道耦合矩阵的信道容量值的计算效率。

公开(公告)号：CN114464733A

公开(公告)日：2022-05-10

申请号：CN202210085522.0

申请日：2022-01-25

Applicant: 清华大学

Inventor： 李黄龙 ,  杨逸飞

IPC: H01L45/00

Abstract: 本申请涉及一种电化学金属化阻变器件，所述阻变器件包括依次堆叠的底电极层、绝缘层和非金属顶电极层，其中所述阻变器件从第一阻态切换至第二阻态的过程中，所述底电极层和所述非金属顶电极层相互作用形成贯穿所述绝缘层的非金属导电细丝；所述阻变器件从所述第二阻态切换至所述第一阻态的过程中，所述非金属导电细丝在预设电流的激励下被熔断形成分散的团簇。采用本申请提供的阻变器件可以在高组态和低阻态之间来回切换，且在大电流下表现为易失、在小电流下表现为非易失的存储特性。