-
公开(公告)号：CN112486905B
公开(公告)日：2024-06-25
申请号：CN202011506072.5
申请日：2020-12-18
Applicant: 清华大学
IPC: G06F15/78
Abstract: 本发明公开了一种可重构异构化PEA互连方法，每个PEA阵列包含8×8个处理单元PE，异构PE包括28个访存PE和64个计算PE，64个计算PE包括第一计算PE和第二计算PE，所述第二计算PE为对应的28个访存PE，第一计算PE为剩余的36个PE；可重构异构化PEA互连方法包括：28个访存PE的互连方式：将28个访存PE分为顶角PE和边沿PE，基于顶角PE和边沿PE，采用优化的mesh互连实现28个访存PE的互连；64个计算PE的互连方式：对于第一计算PE中的任一个PE连接相邻的PE和第二计算PE中与任一个PE同行和同列的PE。本发明可以满足频繁的访存要求。
-
公开(公告)号：CN112486906B
公开(公告)日：2024-06-11
申请号：CN202011506074.4
申请日：2020-12-18
Applicant: 清华大学
IPC: G06F15/78 , G06F9/4401
Abstract: 本发明公开了一种格式化的可重构处理器汇编指令处理方法及装置，其中该方法包括：获取可重构处理器的配置信息；识别所述配置信息的类型；根据识别出的配置信息的类型，以及配置信息的类型与预设标识的关系，确定识别出的配置信息的类型对应的预设标识；根据识别出的配置信息的类型对应的预设标识，以及所述配置信息，形成格式化的可重构处理器汇编指令。本发明使用格式化的可重构处理器的汇编指令能够高效地准确地生成配置信息，便于助记，且不容易出错，保证了配置信息的准确性。
-
公开(公告)号：CN112445538B
公开(公告)日：2021-11-30
申请号：CN202011472218.9
申请日：2020-12-15
Applicant: 清华大学
IPC: G06F9/4401
Abstract: 本发明提供了一种可重构处理器的配置加载系统及方法，该系统包括：配置控制器，用于获取PEA的配置任务所需配置数据的长度和多个配置地址；获取多个配置包并发送至PEA控制器，直至当前获取的配置包的数量等于配置数据的长度；判断当前是否接收到了PEA_CP_Finish信号，若是，预取下一个配置任务的配置数据；PEA控制器，用于从每个配置包中解析出顶层配置信息，确定对应的PE并发送；在接收到当前配置任务的所有PE发送的PE_CP_Finish信号后，发送PEA_CP_Finish信号；PE，用于在每次执行完一个配置包后，发送PE_CP_Finish信号。本发明可以对可重构处理器的配置进行加载，延迟少。
-
公开(公告)号：CN112540950A
公开(公告)日：2021-03-23
申请号：CN202011510860.1
申请日：2020-12-18
Applicant: 清华大学
IPC: G06F15/177 , G06F15/167
Abstract: 本发明公开了一种基于配置信息共享存储的可重构处理器及其共享存储方法，其中该方法包括：处理单元阵列和配置信息共享存储模块；其中，处理单元阵列包括：多个处理器单元；配置信息共享存储模块包括：多个存储体，用于存储各个处理器单元的配置信息。本发明将原先设置于各个处理单元内部的配置存储器搬移到处理单元阵列之外，使得各个处理单元能够共享配置信息共享存储模块中各个存储体来存储配置信息，以便拥有较少配置信息的处理单元能够分担配置存储压力较大的处理单元的配置信息，大大提高了可重构处理器存储配置信息的空间利用率。
-
公开(公告)号：CN112540793A
公开(公告)日：2021-03-23
申请号：CN202011506034.X
申请日：2020-12-18
Applicant: 清华大学
IPC: G06F9/34 , G06F9/35 , G06F9/355 , G06F15/177 , G06F15/167
Abstract: 本发明公开了一种支持多访存模式的可重构处理单元阵列及控制方法、装置，其中该方法包括：多个处理单元阵列PEA及对应的多个共享存储器SM；每个处理单元阵列PEA包括：多个处理单元PE；每个共享存储器SM被划分为多个存储体Bank；其中，多个处理单元阵列PEA和多个共享存储器间隔设置，使得每个处理单元阵列PEA中的每个处理单元PE能够访问相邻两个共享存储器SM的存储体Bank。本发明能够使得每个处理单元阵列PEA能够根据不同的访存运算配置信息，控制每个处理单元阵列PEA中各个处理单元PE采用不同的访存模式访问相应的共享存储器SM。
-
Patent Agency Ranking
公开(公告)号：CN112486905A
公开(公告)日：2021-03-12
申请号：CN202011506072.5
申请日：2020-12-18
Applicant: 清华大学
IPC: G06F15/78
Abstract: 本发明公开了一种可重构异构化PEA互连方法，每个PEA阵列包含8×8个处理单元PE，异构PE包括28个访存PE和64个计算PE，64个计算PE包括第一计算PE和第二计算PE，所述第二计算PE为对应的28个访存PE，第一计算PE为剩余的36个PE；可重构异构化PEA互连方法包括：28个访存PE的互连方式：将28个访存PE分为顶角PE和边沿PE，基于顶角PE和边沿PE，采用优化的mesh互连实现28个访存PE的互连；64个计算PE的互连方式：对于第一计算PE中的任一个PE连接相邻的PE和第二计算PE中与任一个PE同行和同列的PE。本发明可以满足频繁的访存要求。
-
公开(公告)号：CN112445538A
公开(公告)日：2021-03-05
申请号：CN202011472218.9
申请日：2020-12-15
Applicant: 清华大学
IPC: G06F9/4401
Abstract: 本发明提供了一种可重构处理器的配置加载系统及方法，该系统包括：配置控制器，用于获取PEA的配置任务所需配置数据的长度和多个配置地址；获取多个配置包并发送至PEA控制器，直至当前获取的配置包的数量等于配置数据的长度；判断当前是否接收到了PEA_CP_Finish信号，若是，预取下一个配置任务的配置数据；PEA控制器，用于从每个配置包中解析出顶层配置信息，确定对应的PE并发送；在接收到当前配置任务的所有PE发送的PE_CP_Finish信号后，发送PEA_CP_Finish信号；PE，用于在每次执行完一个配置包后，发送PE_CP_Finish信号。本发明可以对可重构处理器的配置进行加载，延迟少。
-
公开(公告)号：CN112506853B
公开(公告)日：2024-08-20
申请号：CN202011506076.3
申请日：2020-12-18
Applicant: 清华大学
Abstract: 本发明公开了一种零缓冲流水的可重构处理单元阵列及零缓冲流水方法，零缓冲流水的可重构处理单元阵列PEA中的处理单元PE之间的数据传输、PE对PE中的局部寄存器LR的读写、PEA对PEA中全局寄存器GR和共享存储器SM的访问不经过先进先出存储器FIFO，采用包含有停顿周期数的配置信息在可重构处理器上对运算算子进行静态调度，基于所述停顿周期数确定每个运算算子所对应的PE的启动时间，实现零缓冲流水。本发明通过配置信息的软件定义方式，利用停顿周期数从而忽略了FIFO的开销，减少了数据传输和处理的延迟，也因此极大的提高了数据传输、数据处理的效率。
-
公开(公告)号：CN112559954B
公开(公告)日：2022-08-12
申请号：CN202011503259.X
申请日：2020-12-18
Applicant: 清华大学
IPC: G06F17/14 , G06F15/173 , G06F9/30
Abstract: 本发明公开了一种基于软件定义可重构处理器的FFT算法处理方法及装置，该方法包括：获取FFT算法中每一层的蝶形运算结果；根据FFT算法中每一层的蝶形运算结果，将FFT的运算过程转换为相应的数据流图；将数据流图映射到可重构处理单元阵列中。本发明可以提高FFT算法的运算效率。
-
公开(公告)号：CN112559954A
公开(公告)日：2021-03-26
申请号：CN202011503259.X
申请日：2020-12-18
Applicant: 清华大学
IPC: G06F17/14 , G06F15/173 , G06F9/30
Abstract: 本发明公开了一种基于软件定义可重构处理器的FFT算法处理方法及装置，该方法包括：获取FFT算法中每一层的蝶形运算结果；根据FFT算法中每一层的蝶形运算结果，将FFT的运算过程转换为相应的数据流图；将数据流图映射到可重构处理单元阵列中。本发明可以提高FFT算法的运算效率。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.028 seconds)
