-
公开(公告)号：CN114650035A
公开(公告)日：2022-06-21
申请号：CN202210208422.2
申请日：2022-03-03
Applicant: 湖北大学
Abstract: 本发明公开一种高精度电压型张弛振荡器，包括：基准电流源；带隙基准电压源；三端输入双端输出比较器，其中三端输入包括一个接基准电压VREF的正端输入和两个分别接电容C1和C2正端的负端输入，两个负端输入与正端输入的比较结果分别为比较器的两个输出信号。两个电容C1和C2，它们的负端均接地，正端分别接比较器的两个负端输入；数字控制电路，由两个或非门构成的锁存器(latch)以及两个反相器构成。电压型张弛振荡器采用的比较器为双端输出结构，不需要额外采用D触发器进行采样和分频，控制逻辑只采用了两个或非门组成的latch以及两个反相器，提高了电压型张弛振荡器的输出频率，减小了电路的功耗以及版图面积。
-
公开(公告)号：CN111916400B
公开(公告)日：2023-06-27
申请号：CN202010709482.3
申请日：2020-07-22
Applicant: 湖北大学
IPC: H01L23/00 , H01L23/552 , H04L9/08 , H04L9/00 , G01R31/28
Abstract: 本发明公开基于衬底耦合容性PUF的芯片防半侵入式攻击方法，所述方法是先在芯片衬底下方引入金属层对光子和电磁信号进行有效屏蔽；再采用芯片内部基于衬底‑氧化层‑金属层电容耦合脉冲失配检测的衬底耦合容性PUF实时检测芯片下方金属层的完整性；衬底耦合容性PUF结构包括:由衬底‑氧化层‑金属层构成电容、由P+扩散区构成的衬底电压检测点、采样放大电路，金属层是铜、铝或导电的光、电磁屏蔽层，采样放大电路用于检测不同位置衬底电压检测点的耦合电压大小并输出设定的PUF；本发明可防止金属层被破坏，不额外引入新的工艺流程，完全与CMOS工艺兼容，具有完备的半侵入式攻击防护，可有效提升安全芯片的半侵入式攻击防护以及整个芯片的硬件安全性防护能力。
-
公开(公告)号：CN111916400A
公开(公告)日：2020-11-10
申请号：CN202010709482.3
申请日：2020-07-22
Applicant: 湖北大学
IPC: H01L23/00 , H01L23/552 , H04L9/08 , H04L9/00 , G01R31/28
Abstract: 本发明公开基于衬底耦合容性PUF的芯片防半侵入式攻击方法，所述方法是先在芯片衬底下方引入金属层对光子和电磁信号进行有效屏蔽；再采用芯片内部基于衬底-氧化层-金属层电容耦合脉冲失配检测的衬底耦合容性PUF实时检测芯片下方金属层的完整性；衬底耦合容性PUF结构包括:由衬底-氧化层-金属层构成电容、由P+扩散区构成的衬底电压检测点、采样放大电路，金属层是铜、铝或导电的光、电磁屏蔽层，采样放大电路用于检测不同位置衬底电压检测点的耦合电压大小并输出设定的PUF；本发明可防止金属层被破坏，不额外引入新的工艺流程，完全与CMOS工艺兼容，具有完备的半侵入式攻击防护，可有效提升安全芯片的半侵入式攻击防护以及整个芯片的硬件安全性防护能力。
-
公开(公告)号：CN109962782A
公开(公告)日：2019-07-02
申请号：CN201910077940.3
申请日：2019-01-28
Applicant: 湖北大学
IPC: H04L9/32
Abstract: 本发明公开一种基于OTP电路的PUF密钥稳定性增强方法，采用基于片上熔丝的一次可编程电路(One Time Programming，OTP)对PUF不稳定单元的输出密钥进行永久性校正，在芯片出厂测试时对不稳定PUF单元的输出密钥进行多种电压、温度等环境测试，根据该单元输出密钥出现“1”或者“0”出现的次数来决定不稳定单元的最终输出密钥，或者直接将不稳定单元的输出密钥固定为特定的值(“1”或者“0”)，并采用OTP电路永久固定该输出密钥值，确保该PUF单元的稳定性。该种基于OTP电路的PUF稳定性增强方法适合多种PUF电路，具有广泛的通用性。
-
公开(公告)号：CN111884598B
公开(公告)日：2022-08-05
申请号：CN202010710707.7
申请日：2020-07-22
Applicant: 湖北大学
Abstract: 本发明公开一种锁存器类放大器失调消除方法及失调消除电路，所述电路包括2个用于放大的反向器、4个电容、12个开关和2个用于整形的反向器，各放大反向器的输入输出端分别与各电容连接，各开关分别连接在各反向器与共模电平、电源、地、输入和输出信号之间；在对输入信号进行采样前，采用已经放电完毕的四个电容存储锁存器类放大器四个输入管之间的失配，再分别进行输入信号的采样、预放大和正反馈轨到轨放大，能够对锁存器类放大器的所有输入晶体管失配引起的失调进行有效消除，且同时适用于阻性和容性输入情况，大大提高了其放大精度，从而使其具有与模拟放大器类似的失调抑制性能，扩展了其适用范围。
-
Patent Agency Ranking
公开(公告)号：CN113051629B
公开(公告)日：2022-06-17
申请号：CN202110259822.1
申请日：2021-03-10
Applicant: 湖北大学
Abstract: 本发明公开一种基于片上熔丝实现通断型PUF的集成电路，采用两个完全一致的片上熔丝串联连接在电源和地之间，并在两个片上熔丝的公共端接入由截止的低阈值MOS管漏源电阻作为上拉电阻或者下拉电阻，且公共端作为PUF的输出密钥值；当工艺偏差导致某个片上熔丝先熔断时，将由剩余的未熔断片上熔丝将公共端上拉至电源或者下拉至地；而当工艺偏差小使得两个片上熔丝均熔断时，将由截止的低阈值MOS管漏源电阻将输出端上拉至电源或者下拉至地。本发明仅由两根片上熔丝及一个MOS晶体管构成，且一次上电熔断后将永久固定且直接输出密钥值，结构简单，密钥输出速度快。
-
公开(公告)号：CN109934021A
公开(公告)日：2019-06-25
申请号：CN201910078051.9
申请日：2019-01-28
Applicant: 湖北大学
Abstract: 本发明公开一种防探针探测的开关电容PUF电路的布局方法，开关电容PUF所采样的电容仅采用由构成容性防护层的上层金属、下层金属及之间的绝缘层构成的寄生电容，不包括固定电容；然后采用输入输出无反馈通路的模拟放大/比较器对开关电容的输出电压差值进行放大，得到最终输出秘钥。同时，不再采用长度较长的金属线网保护芯片的敏感区域，而是用多个较短的金属线或者面积较小的金属块作为开关电容PUF采样电容的极板，并覆盖敏感区域，通过减小采样电容的面积，以同时防止同层及不同层的破坏+重建+探测攻击，增加金属容性防护层的探针探测灵敏度。
-
公开(公告)号：CN113051629A
公开(公告)日：2021-06-29
申请号：CN202110259822.1
申请日：2021-03-10
Applicant: 湖北大学
Abstract: 本发明公开一种基于片上熔丝的通断型PUF，采用两个完全一致的片上熔丝串联连接在电源和地之间，并在两个片上熔丝的公共端接入由截止的低阈值MOS管漏源电阻作为上拉电阻或者下拉电阻，且公共端作为PUF的输出密钥值；当工艺偏差导致某个片上熔丝先熔断时，将由剩余的未熔断片上熔丝将公共端上拉至电源或者下拉至地；而当工艺偏差小使得两个片上熔丝均熔断时，将由截止的低阈值MOS管漏源电阻将输出端上拉至电源或者下拉至地。本发明仅由两根片上熔丝及一个MOS晶体管构成，且一次上电熔断后将永久固定且直接输出密钥值，结构简单，密钥输出速度快。
-
公开(公告)号：CN109934021B
公开(公告)日：2023-08-08
申请号：CN201910078051.9
申请日：2019-01-28
Applicant: 湖北大学
Abstract: 本发明公开一种防探针探测的开关电容PUF电路的布局方法，开关电容PUF所采样的电容仅采用由构成容性防护层的上层金属、下层金属及之间的绝缘层构成的寄生电容，不包括固定电容；然后采用输入输出无反馈通路的模拟放大/比较器对开关电容的输出电压差值进行放大，得到最终输出秘钥。同时，不再采用长度较长的金属线网保护芯片的敏感区域，而是用多个较短的金属线或者面积较小的金属块作为开关电容PUF采样电容的极板，并覆盖敏感区域，通过减小采样电容的面积，以同时防止同层及不同层的破坏+重建+探测攻击，增加金属容性防护层的探针探测灵敏度。
-
公开(公告)号：CN111884598A
公开(公告)日：2020-11-03
申请号：CN202010710707.7
申请日：2020-07-22
Applicant: 湖北大学
Abstract: 本发明公开一种锁存器类放大器失调消除方法及失调消除电路，所述电路包括2个用于放大的反向器、4个电容、12个开关和2个用于整形的反向器，各放大反向器的输入输出端分别与各电容连接，各开关分别连接在各反向器与共模电平、电源、地、输入和输出信号之间；在对输入信号进行采样前，采用已经放电完毕的四个电容存储锁存器类放大器四个输入管之间的失配，再分别进行输入信号的采样、预放大和正反馈轨到轨放大，能够对锁存器类放大器的所有输入晶体管失配引起的失调进行有效消除，且同时适用于阻性和容性输入情况，大大提高了其放大精度，从而使其具有与模拟放大器类似的失调抑制性能，扩展了其适用范围。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.047 seconds)
