-
公开(公告)号：CN110880964A
公开(公告)日：2020-03-13
申请号：CN201911077600.7
申请日：2019-11-06
Applicant: 熊军 , 北京睿信丰科技有限公司
Abstract: 本发明涉及通信技术领域，具体涉及一种基于数据转换跟踪环路的比特同步跟踪系统，包括数据转换跟踪环，所述数据转换跟踪环输入信号和噪声同时加到上下两个支路，上支路进入同相积分清除电路，下支路进入中相积分清除电路，上下两个支路的输出同时加至相乘器，获得与同步误差成比例的误差电压，误差电压信号经滤波后控制数控振荡器，将数控振荡器输出的定时脉冲T1(t)作为码同步时钟输出，同相支路的判决器输出ak作为解调的数据输出；本发明能够独立的进行位同步，在算法实现时能够极大降低信号处理的复杂度和出错率。位同步和载波同步(频率误差)互不相关，使得信号处理简单并且容易实现，具有很强的创造性。
-
公开(公告)号：CN109743074A
公开(公告)日：2019-05-10
申请号：CN201811432377.9
申请日：2018-11-28
Applicant: 北京睿信丰科技有限公司
IPC: H04B1/7073 , H04B1/7075 , H04B1/69
Abstract: 本发明涉及通信技术领域，尤其涉及一种非均匀扩频的伪码同步方法及伪码同步装置。该方法包括以下步骤：按照半个比特的长度搜索和捕获信号；将当前扩频码半比特幅度与捕获门限进行比较，若大于捕获门限，则进入跟踪状态；在半个比特内进行相干累加，以及在预设比特周期内进行非相干累加，得到最佳采样点来调整码相位，使接收端接收的信号与发送端发送的信号同步。本发明采用半比特搜索码环路，能够抵抗大的干扰，以及能够适应在低噪声情况下进行稳定的码环跟踪，具有节约资源、处理稳定的优点。
-
公开(公告)号：CN110880964B
公开(公告)日：2023-01-06
申请号：CN201911077600.7
申请日：2019-11-06
Applicant: 北京睿信丰科技有限公司
Abstract: 本发明涉及通信技术领域，具体涉及一种基于数据转换跟踪环路的比特同步跟踪系统，包括数据转换跟踪环，所述数据转换跟踪环输入信号和噪声同时加到上下两个支路，上支路进入同相积分清除电路，下支路进入中相积分清除电路，上下两个支路的输出同时加至相乘器，获得与同步误差成比例的误差电压，误差电压信号经滤波后控制数控振荡器，将数控振荡器输出的定时脉冲T1(t)作为码同步时钟输出，同相支路的判决器输出ak作为解调的数据输出；本发明能够独立的进行位同步，在算法实现时能够极大降低信号处理的复杂度和出错率。位同步和载波同步(频率误差)互不相关，使得信号处理简单并且容易实现，具有很强的创造性。
-
-
Search Results
3
records
(took 0.024 seconds)
