-
公开(公告)号：CN110910920A
公开(公告)日：2020-03-24
申请号：CN201811620647.9
申请日：2018-12-28
Applicant: 爱思开海力士有限公司
Abstract: 一种存储器件包括：多个字线以及与多个字线交叉的多个位线；存储单元阵列，其包括分别在多个字线与多个位线之间的交叉点处耦接在多个字线与多个位线之间的多个存储单元；地址解码器，其适用于对地址进行解码以访问多个存储单元之中被选中的存储单元；以及控制器，其适用于通过将电压施加到多个字线与位线来将数据写入到被选中的存储单元或者从被选中的存储单元读取数据，其中，控制器通过将无效电压施加到目标字线长达设定时间来使耦接到多个字线之中的目标字线的存储单元中储存的数据无效。
-
公开(公告)号：CN104426503A
公开(公告)日：2015-03-18
申请号：CN201410024957.X
申请日：2014-01-20
Applicant: 爱思开海力士有限公司
CPC classification number: H03K5/131
Abstract: 一种相位混合电路包括第一混合单元，其被配置成以预定比例来混合第一与第二时钟的相位，且产生第一混合信号；第二混合单元，其被配置成以预定比例来混合第一时钟的反向信号的相位与第二时钟的反向信号的相位，且产生第二混合信号；以及输出单元，其被配置成基于该第一和第二混合信号来产生输出信号。
-
公开(公告)号：CN104426503B
公开(公告)日：2018-12-28
申请号：CN201410024957.X
申请日：2014-01-20
Applicant: 爱思开海力士有限公司
Abstract: 一种相位混合电路包括第一混合单元，其被配置成以预定比例来混合第一与第二时钟的相位，且产生第一混合信号；第二混合单元，其被配置成以预定比例来混合第一时钟的反向信号的相位与第二时钟的反向信号的相位，且产生第二混合信号；以及输出单元，其被配置成基于该第一和第二混合信号来产生输出信号。
-
公开(公告)号：CN103516359A
公开(公告)日：2014-01-15
申请号：CN201310057907.7
申请日：2013-02-25
Applicant: 爱思开海力士有限公司
IPC: H03L7/18
CPC classification number: H03H11/265 , H03L7/06 , H03L7/0814 , H03L7/0816 , H03L7/0818 , H03L7/085
Abstract: 本发明提供一种时钟发生电路和包括时钟发生电路的半导体装置，所述时钟发生电路包括延迟线、延迟模型化块、相位检测块、多次更新信号发生块以及延迟线。延迟线延迟输入时钟并产生延迟时钟。延迟模型化块将延迟时钟延迟一模型化的延迟值并且产生反馈时钟。相位检测块比较输入时钟的相位与反馈时钟的相位并产生相位信息，以及量化输入时钟与反馈时钟之间的相位差并产生相位码。多次更新信号发生块响应于相位码而产生多次更新信号。延迟线控制块响应于多次更新信号和相位信息而改变延迟线的延迟量。
-
Patent Agency Ranking
公开(公告)号：CN103516335A
公开(公告)日：2014-01-15
申请号：CN201310079366.8
申请日：2013-03-13
Applicant: 爱思开海力士有限公司
IPC: H03K5/14
CPC classification number: H03L7/08 , H03L7/0805 , H03L7/0814 , H03L7/0816 , H03L7/093
Abstract: 本发明提供一种延迟电路和包括延迟电路的半导体装置，延迟电路包括时钟延迟线、命令延迟线、延迟线控制块和共用移位寄存器块。时钟延迟线将输入时钟延迟以及产生延迟时钟。命令延迟线将命令信号延迟以及产生延迟命令信号。延迟线控制块根据反馈时钟的相位与输入时钟的相位比较的结果来产生控制信号，反馈时钟是在将延迟时钟延迟了模型化的延迟值时产生的。共用移位寄存器块响应于控制信号而将时钟延迟线的延迟量和命令延迟线的延迟量设定成彼此大体相同。
-
公开(公告)号：CN103516355B
公开(公告)日：2018-07-06
申请号：CN201310063315.6
申请日：2013-02-28
Applicant: 爱思开海力士有限公司
IPC: H03L7/085
CPC classification number: H03L7/085 , H03L7/0814 , H03L7/0816 , H03L7/093 , H03L7/095 , H03L7/10
Abstract: 本发明公开了一种时钟发生电路，包括：延迟线，所述延迟线将输入时钟延迟并且产生延迟时钟；延迟建模单元，所述延迟建模单元将延迟时钟延迟建模的延迟值并且产生反馈时钟；相位检测单元，所述相位检测单元比较输入时钟的相位与反馈时钟的相位，并且产生相位检测信号；滤波器单元，所述滤波器单元接收相位检测信号并且产生相位信息，当相位检测信号被产生具有第一电平的次数与相位检测信号被产生具有第二电平的次数之间的差值大于或等于阈值时，产生更新信号，而当差值小于阈值时，在经过预定时间之后产生更新信号；以及延迟线控制单元，所述延迟线控制单元响应于更新信号和相位信息来设定延迟线的延迟值。
-
公开(公告)号：CN103516359B
公开(公告)日：2018-02-06
申请号：CN201310057907.7
申请日：2013-02-25
Applicant: 爱思开海力士有限公司
IPC: H03L7/18
CPC classification number: H03H11/265 , H03L7/06 , H03L7/0814 , H03L7/0816 , H03L7/0818 , H03L7/085
Abstract: 本发明提供一种时钟发生电路和包括时钟发生电路的半导体装置，所述时钟发生电路包括延迟线、延迟模型化块、相位检测块、多次更新信号发生块以及延迟线。延迟线延迟输入时钟并产生延迟时钟。延迟模型化块将延迟时钟延迟一模型化的延迟值并且产生反馈时钟。相位检测块比较输入时钟的相位与反馈时钟的相位并产生相位信息，以及量化输入时钟与反馈时钟之间的相位差并产生相位码。多次更新信号发生块响应于相位码而产生多次更新信号。延迟线控制块响应于多次更新信号和相位信息而改变延迟线的延迟量。
-
公开(公告)号：CN103516335B
公开(公告)日：2017-05-03
申请号：CN201310079366.8
申请日：2013-03-13
Applicant: 爱思开海力士有限公司
CPC classification number: H03L7/08 , H03L7/0805 , H03L7/0814 , H03L7/0816 , H03L7/093
Abstract: 本发明提供一种延迟电路和包括延迟电路的半导体装置，延迟电路包括时钟延迟线、命令延迟线、延迟线控制块和共用移位寄存器块。时钟延迟线将输入时钟延迟以及产生延迟时钟。命令延迟线将命令信号延迟以及产生延迟命令信号。延迟线控制块根据反馈时钟的相位与输入时钟的相位比较的结果来产生控制信号，反馈时钟是在将延迟时钟延迟了模型化的延迟值时产生的。共用移位寄存器块响应于控制信号而将时钟延迟线的延迟量和命令延迟线的延迟量设定成彼此大体相同。
-
公开(公告)号：CN103516355A
公开(公告)日：2014-01-15
申请号：CN201310063315.6
申请日：2013-02-28
Applicant: 爱思开海力士有限公司
IPC: H03L7/085
CPC classification number: H03L7/085 , H03L7/0814 , H03L7/0816 , H03L7/093 , H03L7/095 , H03L7/10
Abstract: 本发明公开了一种时钟发生电路，包括：延迟线，所述延迟线将输入时钟延迟并且产生延迟时钟；延迟建模单元，所述延迟建模单元将延迟时钟延迟建模的延迟值并且产生反馈时钟；相位检测单元，所述相位检测单元比较输入时钟的相位与反馈时钟的相位，并且产生相位检测信号；滤波器单元，所述滤波器单元接收相位检测信号并且产生相位信息，当相位检测信号被产生具有第一电平的次数与相位检测信号被产生具有第二电平的次数之间的差值大于或等于阈值时，产生更新信号，而当差值小于阈值时，在经过预定时间之后产生更新信号；以及延迟线控制单元，所述延迟线控制单元响应于更新信号和相位信息来设定延迟线的延迟值。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.028 seconds)
