-
公开(公告)号：CN114078951B
公开(公告)日：2025-04-25
申请号：CN202110959224.5
申请日：2021-08-20
Applicant: 爱思开海力士有限公司
Abstract: 提供一种具有低k间隔件的半导体器件。半导体器件包括：位线结构，其包括依次层叠在衬底上的位线接触插塞、位线和位线硬掩模；储存节点接触插塞，其与位线结构间隔开；共形间隔件，其位于位线与储存节点接触插塞之间并且包括低k材料；以及晶种内衬，其位于共形间隔件与位线之间并且比共形间隔件薄。
-
公开(公告)号：CN110364479B
公开(公告)日：2024-02-27
申请号：CN201811633697.0
申请日：2018-12-29
Applicant: 爱思开海力士有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 一种半导体器件的制造方法，包括形成线结构，所述线结构包括在半导体衬底上的第一接触插塞和在第一接触插塞上的导线；形成具有第一低k的低k层，其覆盖线结构的顶表面和侧壁；在低k层上执行转换工艺以形成与第一接触插塞的侧壁相邻并保持第一低k的非转换部分，和与导线的侧壁相邻并具有低于第一低k的第二低k的转换部分；以及形成第二接触插塞，所述第二接触插塞与第一接触插塞相邻，其间具有非转换部分，同时第二接触插塞与导线相邻，其间具有转换部分。
-
公开(公告)号：CN110364529B
公开(公告)日：2023-11-14
申请号：CN201811620830.9
申请日：2018-12-28
Applicant: 爱思开海力士有限公司
IPC: H10B12/00
Abstract: 本申请公开了一种包括超低k间隔件的半导体器件及其制造方法。一种半导体器件，包括：位线结构，其包括位线接触插塞和在位线接触插塞上的位线；储存节点接触插塞；超低k间隔件，其包括与位线接触插塞的侧壁接触的间隙填充间隔件和与位线的侧壁接触的线型间隔件；以及低k间隔件，其形成在超低k间隔件的线型间隔件上以接触储存节点接触插塞，其中，间隙填充间隔件比线型间隔件厚。
-
Patent Agency Ranking
公开(公告)号：CN110364529A
公开(公告)日：2019-10-22
申请号：CN201811620830.9
申请日：2018-12-28
Applicant: 爱思开海力士有限公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本申请公开了一种包括超低k间隔件的半导体器件及其制造方法。一种半导体器件，包括：位线结构，其包括位线接触插塞和在位线接触插塞上的位线；储存节点接触插塞；超低k间隔件，其包括与位线接触插塞的侧壁接触的间隙填充间隔件和与位线的侧壁接触的线型间隔件；以及低k间隔件，其形成在超低k间隔件的线型间隔件上以接触储存节点接触插塞，其中，间隙填充间隔件比线型间隔件厚。
-
公开(公告)号：CN119451099A
公开(公告)日：2025-02-14
申请号：CN202410168711.3
申请日：2024-02-06
Applicant: 爱思开海力士有限公司
IPC: H10B12/00
Abstract: 本公开涉及包括锥形电介质层的半导体器件及其形成方法。一种半导体器件可以包括在衬底上限定的多个有源区。可以提供穿过多个有源区上方的多个位线结构。多个存储节点接触可以设置在多个位线结构之间。插塞隔离图案可以设置在多个存储节点接触之间。插塞隔离图案可以包括：多个存储节点接触之间的隔离绝缘层；以及隔离绝缘层和多个存储节点接触之间的锥形电介质层。
-
公开(公告)号：CN115312521A
公开(公告)日：2022-11-08
申请号：CN202210475304.8
申请日：2022-04-29
Applicant: 爱思开海力士有限公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本申请公开了半导体器件以及用于制造其的方法。本发明的实施例提供了一种能够降低邻近导线之间的寄生电容的半导体器件以及用于制造其的方法。根据本发明的实施例，一种半导体器件包括：图案结构，其形成在衬底之上；以及间隔物结构，其覆盖图案结构的两个侧壁，其中，间隔物结构包括扩散阻挡层、氮化硼层和抗氧化层的堆叠结构，以及扩散阻挡层、氮化硼层和抗氧化层从图案结构的侧壁被顺序地堆叠。
-
公开(公告)号：CN114078951A
公开(公告)日：2022-02-22
申请号：CN202110959224.5
申请日：2021-08-20
Applicant: 爱思开海力士有限公司
IPC: H01L29/06 , H01L27/108 , H01L21/8242
Abstract: 提供一种具有低k间隔件的半导体器件。半导体器件包括：位线结构，其包括依次层叠在衬底上的位线接触插塞、位线和位线硬掩模；储存节点接触插塞，其与位线结构间隔开；共形间隔件，其位于位线与储存节点接触插塞之间并且包括低k材料；以及晶种内衬，其位于共形间隔件与位线之间并且比共形间隔件薄。
-
公开(公告)号：CN110364479A
公开(公告)日：2019-10-22
申请号：CN201811633697.0
申请日：2018-12-29
Applicant: 爱思开海力士有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 一种半导体器件的制造方法，包括形成线结构，所述线结构包括在半导体衬底上的第一接触插塞和在第一接触插塞上的导线；形成具有第一低k的低k层，其覆盖线结构的顶表面和侧壁；在低k层上执行转换工艺以形成与第一接触插塞的侧壁相邻并保持第一低k的非转换部分，和与导线的侧壁相邻并具有低于第一低k的第二低k的转换部分；以及形成第二接触插塞，所述第二接触插塞与第一接触插塞相邻，其间具有非转换部分，同时第二接触插塞与导线相邻，其间具有转换部分。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.033 seconds)
