公开(公告)号：CN108206209B

公开(公告)日：2022-09-27

申请号：CN201711293416.7

申请日：2017-12-08

Applicant: 爱思开海力士有限公司

Inventor： 朴辰哲 ,  张太洙 ,  朴志焕 ,  张壹植 ,  柳承完 ,  权世仁 ,  申重皓 ,  咸大真

IPC: H01L29/10 ,  H01L21/28

Abstract: 一种用于制造半导体器件的方法包括：在半导体衬底中形成栅沟槽；在栅沟槽的底表面和侧壁之上形成栅电介质层；在栅电介质层之上形成第一功函数层；掺杂功函数调整元素以形成与栅沟槽的侧壁重叠的第二功函数层；形成部分填充栅沟槽的栅导电层；以及在栅沟槽的两侧上、半导体衬底的内部形成掺杂区。

公开(公告)号：CN108206209A

公开(公告)日：2018-06-26

申请号：CN201711293416.7

申请日：2017-12-08

Applicant: 爱思开海力士有限公司

Inventor： 朴辰哲 ,  张太洙 ,  朴志焕 ,  张壹植 ,  柳承完 ,  权世仁 ,  申重皓 ,  咸大真

IPC: H01L29/10 ,  H01L21/28

CPC classification number: H01L21/28088 ,  H01L27/10805 ,  H01L27/228 ,  H01L27/2454 ,  H01L29/4236 ,  H01L29/4966 ,  H01L29/66666 ,  H01L29/7827 ,  H01L43/12 ,  H01L45/04 ,  H01L45/06 ,  H01L45/143 ,  H01L45/144 ,  H01L45/146 ,  H01L45/16

Abstract: 一种用于制造半导体器件的方法包括：在半导体衬底中形成栅沟槽；在栅沟槽的底表面和侧壁之上形成栅电介质层；在栅电介质层之上形成第一功函数层；掺杂功函数调整元素以形成与栅沟槽的侧壁重叠的第二功函数层；形成部分填充栅沟槽的栅导电层；以及在栅沟槽的两侧上、半导体衬底的内部形成掺杂区。