公开(公告)号：CN106062945B

公开(公告)日：2019-07-26

申请号：CN201480076776.X

申请日：2014-06-24

Applicant: 东芝存储器株式会社 ,  SK ,  海力士公司

Inventor： 园田康幸 ,  中山昌彦 ,  李敏硕 ,  吉川将寿 ,  杉浦邦晃 ,  黄智焕

IPC: H01L21/8246 ,  H01L21/3065 ,  H01L27/105 ,  H01L43/08 ,  H01L43/12

CPC classification number: H01L27/228 ,  G11C11/161 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12

Abstract: 根据一个实施例，磁存储器包括：包括第一金属的第一金属层；在第一金属层上的第二金属层，第二金属层包括比第一金属更易被氧化的第二金属，第二金属层具有接触第一金属层的第一侧壁部，第二金属层具有在第一侧壁部上面的第二侧壁部，第二侧壁部从第一侧壁部后退；在第二金属层上的磁阻元件；在磁阻元件上的第三金属层；以及接触磁阻元件的侧壁部和第二金属层的第二侧壁部的第一材料，第一材料包括第二金属的氧化物。

公开(公告)号：CN109791940A

公开(公告)日：2019-05-21

申请号：CN201780057487.9

申请日：2017-08-30

Applicant: 西部数据技术公司

Inventor： S·李 ,  H·蔡

IPC: H01L27/22

CPC classification number: G11C11/161 ,  G11C11/165 ,  H01L27/228 ,  H01L43/02 ,  H01L43/08

Abstract: 本发明题为“垂直混合自旋扭矩转换(STT)和自旋轨道扭矩(SOT)磁随机存取存储器的共享源极线架构”。本公开涉及一种混合自旋转换扭矩(STT)和自旋轨道扭矩(SOT)磁随机存取存储器(MRAM)。所述混合STT-SOT MRAM的单元具有磁隧道结(MTJ)，所述磁隧道结具有其磁化垂直于衬底的平面取向的一些铁磁多层，和其磁化在所述衬底的所述平面内对齐的一些铁磁多层。架构导致高密度存储器。所述混合STT-SOT MRAM降低编程电流密度，同时具有高切换速度、更高的热稳定性。

公开(公告)号：CN109004086A

公开(公告)日：2018-12-14

申请号：CN201810744219.0

申请日：2014-06-25

Applicant: 瑞萨电子株式会社

Inventor： 铃木哲广

IPC: H01L43/02 ,  H01L27/22 ,  H01L23/552

CPC classification number: H01L43/02 ,  G11C11/16 ,  H01L23/552 ,  H01L24/73 ,  H01L27/228 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/181 ,  Y10T428/1107 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 提供一种半导体封装，包括：基底材料；安装在基底材料上的具有磁阻存储器的半导体芯片；布置在半导体芯片的上表面上的第一磁屏蔽；密封半导体芯片和第一磁屏蔽的密封树脂。第一磁屏蔽具有在第一面内方向上的磁化作为剩余磁化、包括具有第一磁性层和第一非磁性层的叠层膜。第一磁性层具有面内磁各向异性，第一非磁性层相对于第一磁性层感应界面磁各向异性。第一磁屏蔽响应于在第一垂直方向上向其施加磁场来产生在磁化方向上的垂直分量。第一磁屏蔽还包括：直接设置在具有第一非磁性层和形成在第一非磁性层上的第一磁性层的叠层膜上的中间层；直接形成在中间层上并具有面内磁各向异性的第三磁性层，中间层防止相对于第三磁性层感应界面磁各向异性。

公开(公告)号：CN108987561A

公开(公告)日：2018-12-11

申请号：CN201810559303.5

申请日：2018-06-01

Applicant: 三星电子株式会社

Inventor： 韩胤声 ,  高昇必

IPC: H01L43/02 ,  H01L43/08 ,  H01L43/12 ,  H01L27/22

CPC classification number: H01L27/228 ,  G11C11/161 ,  H01L23/53295 ,  H01L27/224 ,  H01L43/02 ,  H01L43/10 ,  H01L43/12

Abstract: 本发明公开了一种半导体器件以及制造所述半导体器件的方法。所述半导体器件包括：衬底，包括单元区及外围区；磁性隧道结图案，位于所述单元区上；顶盖绝缘层，覆盖所述磁性隧道结图案的侧壁；以及上部绝缘层，包括位于所述顶盖绝缘层上的第一部分及位于所述外围区上的第二部分。所述第二部分的底表面的水平高度低于所述顶盖绝缘层的底表面的水平高度。

公开(公告)号：CN108885893A

公开(公告)日：2018-11-23

申请号：CN201680033285.6

申请日：2016-03-14

Applicant: 东芝存储器株式会社 ,  SK 海力士公司

Inventor： 相川尚德 ,  岸达也 ,  中冢圭祐 ,  稻叶聪 ,  都甲大 ,  细谷启司 ,  J·Y·易 ,  H·J·徐 ,  S·D·金

IPC: G11C13/00 ,  G11C11/15 ,  H01L21/8246 ,  H01L27/105

CPC classification number: G11C11/1673 ,  G11C5/063 ,  G11C8/08 ,  G11C8/12 ,  G11C11/161 ,  G11C11/1653 ,  G11C11/1655 ,  G11C11/1657 ,  G11C13/0023 ,  G11C13/0026 ,  G11C13/0028 ,  G11C2213/79 ,  G11C2213/82 ,  H01L27/228 ,  H01L27/2436 ,  H01L27/2463 ,  H01L43/08 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/16 ,  H01L45/1675

Abstract: 根据实施例，一种阻变存储器包括：半导体衬底，具有控制端子、第一端子和第二端子的晶体管，所述晶体管设置在半导体衬底上，覆盖所述晶体管的绝缘层，连接到所述第一端子且设置在所述绝缘层上的第一导线，设置在所述绝缘层上的第二导线，以及连接在所述第二端子和所述第二导线之间的阻变元件。在所述第一导线和所述第二导线的布置方向上，所述第一导线的宽度大于所述第二导线的宽度。

公开(公告)号：CN108735252A

公开(公告)日：2018-11-02

申请号：CN201810263505.5

申请日：2018-03-28

Applicant: 三星电子株式会社

Inventor： 金大植 ,  表锡洙 ,  高宽协

IPC: G11C7/04 ,  G11C11/16

CPC classification number: G11C11/1673 ,  G11C7/04 ,  G11C11/161 ,  G11C11/1697 ,  H01L27/228 ,  H01L43/08 ,  H01L43/10

Abstract: 存储器设备包括至少一个参考单元和多个存储器单元。操作存储器设备的方法可以包括检测存储器设备的温度并根据温度检测的结果控制施加到至少一个参考单元的第一读取信号的电平。该方法还可以包括将通过将第一读取信号施加到至少一个参考单元而感测到的第一感测值与通过将第二读取信号施加到多个存储器单元当中的所选择的存储器单元而感测到的第二感测值进行比较。

公开(公告)号：CN105514114B

公开(公告)日：2018-08-28

申请号：CN201610028977.3

申请日：2011-10-08

Applicant: 索尼公司

Inventor： 角野润 ,  本田元就

IPC: H01L27/115

CPC classification number: H01L45/1246 ,  H01L27/228 ,  H01L27/2436 ,  H01L27/2472 ,  H01L43/08 ,  H01L43/10 ,  H01L45/06 ,  H01L45/085 ,  H01L45/1206 ,  H01L45/122 ,  H01L45/1226 ,  H01L45/1266 ,  H01L45/142 ,  H01L45/143 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/16 ,  H01L45/1683

Abstract: 本发明提供了非易失性存储元件组、非易失性存储元件及其制造方法，所述非易失性存储元件组包括：(A)第一绝缘层；(B)第二绝缘层，其具有第一凹部以及与第一凹部连通的第二凹部，且第二凹部的宽度大于第一凹部的宽度，并且第二绝缘层布置于第一绝缘层上；(C)多个电极，它们布置于第一绝缘层中，并且多个电极的顶面从第一凹部的底面露出；(D)信息存储层，其形成于第一凹部和第二凹部的侧壁和底面上；以及(E)导电材料层，其填充在由第二凹部中的信息存储层围成的空间中。本发明可避免由于图形化而对信息存储层造成损伤。此外，可避免膜的剥落。还可简化制造工艺。

公开(公告)号：CN108292701A

公开(公告)日：2018-07-17

申请号：CN201580084836.7

申请日：2015-12-24

Applicant: 英特尔公司

Inventor： B·S·多伊尔 ,  E·V·卡尔波夫 ,  K·奥乌兹 ,  K·P·奥布莱恩 ,  C·C·郭 ,  M·L·多齐 ,  U·沙阿 ,  王奕

IPC: H01L43/08 ,  H01L43/02 ,  H01L43/12

CPC classification number: G11C11/161 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/5607 ,  G11C2211/5615 ,  H01L27/228 ,  H01L43/08

Abstract: 公开了具有提高的隧穿磁阻比(TMR)的存储器单元。在一些实施方式中，这样的设备可以包括与隧穿磁阻在增强元件(TMRE)串联耦合的磁阻式隧道结(MTJ)元件。MTJ元件和TMRE可以每个配置成例如响应于电压而在高和低电阻状态之间过渡。在一些实施方式中，MTJ和TMRE配置成使得当读取电压施加到单元同时MTJ处于其低电阻状态中时，TMRE被驱动到低电阻状态，以及当这样的电压被施加同时MTJ处于其高电阻状态中时，TMRE保持在其高电阻状态中。还公开了包括这样的存储器单元的设备和系统。

公开(公告)号：CN103633093B

公开(公告)日：2018-07-03

申请号：CN201310379353.2

申请日：2013-08-27

Applicant: 三星电子株式会社

Inventor： 金泽中 ,  孔榠浒 ,  朴嬉淑 ,  朴英郁 ,  姜晚锡 ,  郑圣熙

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/60 ,  H01L21/8232 ,  H01L21/8242 ,  H01L21/8239

CPC classification number: H01L23/53266 ,  H01L23/528 ,  H01L23/53271 ,  H01L27/10817 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/228 ,  H01L28/91 ,  H01L29/0642 ,  H01L29/41766 ,  H01L29/42356 ,  H01L29/42372 ,  H01L29/66666 ,  H01L29/7827 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体存储器件可以包括横过器件的场隔离区并且横过器件的有源区的第一导电线，其中，第一导电线能包括掺杂的第一导电图案、第二导电图案和在第一和第二导电图案之间的金属硅氮化物图案并且能配置为在金属硅氮化物图案与第一导电图案的下界面处提供接触，以及配置为在金属硅氮化物图案与第二导电图案的上界面处提供扩散屏障。

公开(公告)号：CN108140724A

公开(公告)日：2018-06-08

申请号：CN201580084066.6

申请日：2015-11-23

Applicant: 英特尔公司

Inventor： C·J·维甘德 ,  O·戈隆茨卡 ,  K·奥乌兹 ,  K·P·奥布莱恩 ,  T·拉赫曼 ,  B·S·多伊尔 ,  T·加尼 ,  M·L·多齐

IPC: H01L43/02 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

CPC classification number: H01L43/02 ,  H01L27/228 ,  H01L43/08 ,  H01L43/12

Abstract: 在本文公开了磁阻式随机存取存储器(MRAM)器件的电接触部和相关存储器结构、器件和方法。例如，MRAM器件的电接触部可包括：钽区；由第一材料形成的阻挡区；以及由第二材料形成并设置在钽区和阻挡区之间的钝化区，其中第二材料包括氮化钽且不同于第一材料。