公开(公告)号：CN109991458A

公开(公告)日：2019-07-09

申请号：CN201910243722.2

申请日：2019-03-28

Applicant: 电子科技大学

Inventor： 许波 ,  陈凯 ,  程玉华 ,  杨云鹏 ,  刘长剑 ,  贾树林 ,  王伊凡 ,  叶东坤 ,  赵佳

IPC: G01R13/02

Abstract: 本发明公开了一种基于FPGA的波形纵向平均系统，待测信号经ADC模块采集并经抽点模块抽点后存储至第一FIFO模块，第二FIFO模块用于存储累加数据，在每次数据有效触发后，加法器在波形纵向平均控制模块控制下从第一存储模块中读取抽点数据同时从第二FIFO模块中读取累加数据，求和后作为新的累加数据存入第二FIFO模块中，当累加的采集数据数量达到纵向平均次数时，由除法器从第二FIFO模块中读取累加数据进行移位截断实现平均，将平均结果存入缓存模块，由上位机读取并送入显示器进行显示。本发明通过FPGA来实现波形纵向平均，在提高波形刷新率的同时，还可以节省存储资源。

公开(公告)号：CN109991458B

公开(公告)日：2020-07-31

申请号：CN201910243722.2

申请日：2019-03-28

Applicant: 电子科技大学

Inventor： 许波 ,  陈凯 ,  程玉华 ,  杨云鹏 ,  刘长剑 ,  贾树林 ,  王伊凡 ,  叶东坤 ,  赵佳

IPC: G01R13/02

Abstract: 本发明公开了一种基于FPGA的波形纵向平均系统，待测信号经ADC模块采集并经抽点模块抽点后存储至第一FIFO模块，第二FIFO模块用于存储累加数据，在每次数据有效触发后，加法器在波形纵向平均控制模块控制下从第一存储模块中读取抽点数据同时从第二FIFO模块中读取累加数据，求和后作为新的累加数据存入第二FIFO模块中，当累加的采集数据数量达到纵向平均次数时，由除法器从第二FIFO模块中读取累加数据进行移位截断实现平均，将平均结果存入缓存模块，由上位机读取并送入显示器进行显示。本发明通过FPGA来实现波形纵向平均，在提高波形刷新率的同时，还可以节省存储资源。