-
公开(公告)号：CN109075096B
公开(公告)日：2023-06-13
申请号：CN201780024782.4
申请日：2017-04-21
Applicant: 科磊股份有限公司
IPC: H01L21/66 , H01L21/027
Abstract: 本发明揭示用于提供弱图案(或热点)检测及鉴定的方法及系统。弱图案检测及鉴定系统可包含经配置以检验晶片及检测存在于所述晶片上的缺陷的晶片检验工具。所述系统还可包含与所述晶片检验工具通信的至少一个处理器。所述至少一个处理器可经配置以：基于所述晶片的设计对所述所检测缺陷执行图案分组；基于所述图案分组识别所关注区域；识别含于所述经识别所关注区域中的弱图案，所述弱图案是偏离所述设计达大于阈值的量的图案；验证所述经识别弱图案；及报告所述经验证弱图案或基于所述经验证弱图案促成所述晶片的所述设计的修正。
-
公开(公告)号：CN116681676A
公开(公告)日：2023-09-01
申请号：CN202310673557.0
申请日：2017-04-21
Applicant: 科磊股份有限公司
Abstract: 本申请涉及计算机辅助弱图案检测及鉴定系统。弱图案检测及鉴定系统可包含经配置以检验晶片及检测存在于所述晶片上的缺陷的晶片检验工具。所述系统还可包含与所述晶片检验工具通信的至少一个处理器。所述至少一个处理器可经配置以：基于所述晶片的设计对所述所检测缺陷执行图案分组；基于所述图案分组识别所关注区域；识别含于所述经识别所关注区域中的弱图案，所述弱图案是偏离所述设计达大于阈值的量的图案；验证所述经识别弱图案；及报告所述经验证弱图案或基于所述经验证弱图案促成所述晶片的所述设计的修正。
-
公开(公告)号：CN110494894B
公开(公告)日：2022-02-15
申请号：CN201880023809.2
申请日：2018-03-30
Applicant: 科磊股份有限公司
IPC: G06T7/00 , G06T7/13 , G06N3/04 , G06N3/08 , G01N21/956
Abstract: 本发明提供用于检测形成于样品上的图案中的缺陷的方法及系统。一个系统包含通过一或多个计算机子系统执行的一或多个组件，且所述组件包含第一基于学习的模型及第二基于学习的模型。所述第一基于学习的模型基于所述样品的设计产生所述图案的仿真轮廓，且所述模拟轮廓是通过成像子系统产生的所述样品的图像中的所述图案的无缺陷版本的预期轮廓。所述第二基于学习的模型经配置用于产生形成于所述样品上的所述图案的至少一个所获取图像中的所述图案的实际轮廓。所述计算机子系统经配置用于比较所述实际轮廓与所述模拟轮廓且基于所述比较的结果检测形成于所述样品上的所述图案中的缺陷。
-
公开(公告)号：CN111882552A
公开(公告)日：2020-11-03
申请号：CN202010769210.2
申请日：2015-10-21
Applicant: 科磊股份有限公司
Abstract: 本发明涉及自动化图案保真度测量计划产生。具体的，本发明提供用于确定将对样品执行的计量过程的参数的方法及系统。一种系统包含一或多个计算机子系统，所述一或多个计算机子系统经配置以用于基于针对所述样品的设计而自动产生将在对所述样品执行的计量过程期间利用所述测量子系统测量的所关注区域ROI。所述计算机子系统还经配置以用于分别基于针对所述样品的所述设计的位于所述ROI的第一子集及第二子集中的部分而自动确定在所述计量过程期间利用所述测量子系统在所述ROI的所述第一子集及所述第二子集中执行的测量的参数。在所述第一子集中执行的所述测量的所述参数是单独地且独立于在所述第二子集中执行的所述测量的所述参数而确定。
-
公开(公告)号：CN107743596B
公开(公告)日：2019-12-31
申请号：CN201680032566.X
申请日：2016-06-06
Applicant: 科磊股份有限公司
Abstract: 本发明提供用于确定在多重图案化步骤工艺中印刷于晶片上的设计的不同图案化特征之间的叠加误差的方法及系统。对于多重图案化步骤设计，使用第一图案化步骤的所述设计作为参考且使剩余图案化步骤中的每一者的设计合成偏移，直到所述合成偏移的设计基于全局图像到设计对准，而具有与整个图像的最佳全局对准。每一图案化步骤的每一设计相对于所述第一图案化步骤的所述设计的最终合成偏移提供使用多重图案化技术印刷于所述晶片上的任何两个特征之间的相对叠加误差的测量。
-
Patent Agency Ranking
公开(公告)号：CN110612514A
公开(公告)日：2019-12-24
申请号：CN201880030424.9
申请日：2018-05-18
Applicant: 科磊股份有限公司
IPC: G06F9/50
Abstract: 本发明揭示用于半导体检查及计量的高带宽、混合处理器计算系统的实时作业分发软件架构。为了满足计算需要，成像处理计算机架构可通过改变CPU及GPU的数量而扩展。使用主节点及一或多个工作者节点来界定所述架构，以针对最大处理量并行运行图像处理作业。所述主节点可接收来自半导体晶片或光罩的输入图像数据。基于所述输入图像数据的作业被分发到所述工作者节点中的一者。每一工作者节点可包含至少一个CPU及至少一个GPU。所述图像处理作业可含有多个任务，且可使用工作者作业管理器来将所述任务中的每一者指派到所述工作者节点中的所述CPU或GPU中的一者以处理图像。
-
公开(公告)号：CN110494894A
公开(公告)日：2019-11-22
申请号：CN201880023809.2
申请日：2018-03-30
Applicant: 科磊股份有限公司
IPC: G06T7/00 , G06N3/04 , G06N3/08 , G01N21/956
Abstract: 本发明提供用于检测形成于样品上的图案中的缺陷的方法及系统。一个系统包含通过一或多个计算机子系统执行的一或多个组件，且所述组件包含第一基于学习的模型及第二基于学习的模型。所述第一基于学习的模型基于所述样品的设计产生所述图案的仿真轮廓，且所述模拟轮廓是通过成像子系统产生的所述样品的图像中的所述图案的无缺陷版本的预期轮廓。所述第二基于学习的模型经配置用于产生形成于所述样品上的所述图案的至少一个所获取图像中的所述图案的实际轮廓。所述计算机子系统经配置用于比较所述实际轮廓与所述模拟轮廓且基于所述比较的结果检测形成于所述样品上的所述图案中的缺陷。
-
公开(公告)号：CN109075096A
公开(公告)日：2018-12-21
申请号：CN201780024782.4
申请日：2017-04-21
Applicant: 科磊股份有限公司
IPC: H01L21/66 , H01L21/027
Abstract: 本发明揭示用于提供弱图案(或热点)检测及鉴定的方法及系统。弱图案检测及鉴定系统可包含经配置以检验晶片及检测存在于所述晶片上的缺陷的晶片检验工具。所述系统还可包含与所述晶片检验工具通信的至少一个处理器。所述至少一个处理器可经配置以：基于所述晶片的设计对所述所检测缺陷执行图案分组；基于所述图案分组识别所关注区域；识别含于所述经识别所关注区域中的弱图案，所述弱图案是偏离所述设计达大于阈值的量的图案；验证所述经识别弱图案；及报告所述经验证弱图案或基于所述经验证弱图案促成所述晶片的所述设计的修正。
-
公开(公告)号：CN107924850A
公开(公告)日：2018-04-17
申请号：CN201680047524.3
申请日：2016-08-27
Applicant: 科磊股份有限公司
IPC: H01L21/66
CPC classification number: G06T7/001 , G06T7/0006 , G06T2207/30148 , H01L22/12
Abstract: 本发明提供用于确定将对样本执行的过程的参数的方法及系统。一种系统包含经配置用于确定在样本上检测到的缺陷的区域的一或多个计算机子系统。所述计算机子系统还经配置用于将所述缺陷的所述区域与所述样本的设计的信息相互关联且基于所述相互关联的结果确定所述缺陷的所述区域与所述设计的所述信息之间的空间关系。另外，所述计算机子系统经配置用于基于所述空间关系自动产生待在针对所述样本执行的过程期间使用测量子系统测量的所关注区。
-
公开(公告)号：CN107743596A
公开(公告)日：2018-02-27
申请号：CN201680032566.X
申请日：2016-06-06
Applicant: 科磊股份有限公司
Abstract: 本发明提供用于确定在多重图案化步骤工艺中印刷于晶片上的设计的不同图案化特征之间的叠加误差的方法及系统。对于多重图案化步骤设计，使用第一图案化步骤的所述设计作为参考且使剩余图案化步骤中的每一者的设计合成偏移，直到所述合成偏移的设计基于全局图像到设计对准，而具有与整个图像的最佳全局对准。每一图案化步骤的每一设计相对于所述第一图案化步骤的所述设计的最终合成偏移提供使用多重图案化技术印刷于所述晶片上的任何两个特征之间的相对叠加误差的测量。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.035 seconds)
