-
公开(公告)号：CN1892753A
公开(公告)日：2007-01-10
申请号：CN200610091116.6
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/3688 , G09G3/3696 , G09G2300/0408 , G09G2310/027
Abstract: 本发明提供一种可灵活地进行电路配置、高效地进行布局的集成电路装置及安装有该集成电路装置的电子设备。集成电路装置包括用于存储在显示面板上显示的至少一个画面的数据的显示存储器，其中，显示面板具有多条扫描线及多条数据线。显示存储器各自包括多个RAM块(200)，各个RAM块(200)分别包含多条字线WL、多条位线BL、多个存储器单元MC和数据读出控制电路(240)、(250)。多个RAM块(200)的各个RAM块沿着多条位线BL延伸的第一方向X配置。数据读出控制电路(240)、(250)在水平扫描驱动显示面板的一水平扫描期间1H内，分成N(N为大于等于2的整数)次地对应于多条信号线的像素的数据进行读出控制。
-
公开(公告)号：CN100463041C
公开(公告)日：2009-02-18
申请号：CN200610091117.0
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/20 , G09G3/3611 , G09G2300/0426 , G09G2310/027 , G09G2310/0278 , G09G2310/08
Abstract: 本发明的目的在于提供一种灵活地进行电路的配置、并可以进行效率高的布置的集成电路装置以及组装有该装置的电子设备。集成电路装置包括：RAM块(200)，其包括多条字线WL、多条位线BL、多个存储单元MC、字线控制电路(240)、以及数据读出控制电路(240、250)；以及数据线驱动块(100)，其根据从RAM块(200)提供的数据对显示面板(10)的多个数据线组进行驱动。数据读出控制电路(240、250)在水平驱动显示面板的一个水平扫描期间1H，将对应于多条数据线的像素的数据分成N(N为大于等于2的整数)次读出控制。数据线驱动块包括第一～第N分割数据线驱动块(100A、100B)，它们分别驱动多个数据线组中的不同的数据线组，第一～第N分割数据线驱动块(100A、100B)的每一个沿着多条位线BL延伸的第一方向X配置。
-
公开(公告)号：CN1892792A
公开(公告)日：2007-01-10
申请号：CN200610090330.X
申请日：2006-06-29
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种能够实现电路面积缩小化的集成电路装置、电子设备。集成电路装置包括：第一～第N电路块CB1～CBN、沿第四边设置在第一～第N电路块CB1～CBN的D2方向侧的第一接口区域(12)、以及沿第二边设置在第一～第N电路块的D4方向侧的第二接口区域(14)。在邻接的电路块之间，在第I层下层的配线层上形成的局部线LLG作为信号线及电源线两者中的至少一种被配线。在不邻接的电路块间，在第I层及其上层的配线层形成的全局线GLG、GLD作为信号线及电源线两者中的至少一种，沿D1方向配线在介于不邻接的电路块间的电路块上。
-
公开(公告)号：CN100557680C
公开(公告)日：2009-11-04
申请号：CN200610091121.7
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/20 , G09G2300/0426 , H01L27/12
Abstract: 本发明提供一种可以缩小电路面积、提高设计效率的集成电路装置、电子设备。集成电路装置包括第一～第N电路块CB1～CBN，其在以从集成电路装置的短边即第一边朝向对面的第三边的方向为第一方向D1、以从集成电路装置的长边即第二边朝向面对的第四边的方向为第二方向D2时，沿D1方向配置。电路块CB1～CBN包括扫描驱动块SB、电源电路块PB、以及数据驱动块DB和存储块MB。数据驱动块DB和存储块MB沿D1方向邻接配置，电源电路块PB配置在扫描驱动块SB、数据驱动块DB及存储块MB之间。
-
公开(公告)号：CN100557679C
公开(公告)日：2009-11-04
申请号：CN200610091113.2
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G11C5/025 , G09G3/3688 , G09G2300/0426 , G09G2310/027
Abstract: 本发明提供一种可以实现电路面积的缩小或设计的效率化的集成电路装置以及电子设备。该集成电路装置包括，第一至第N电路块CB1至CBN，当从集成电路装置的短边第一边向相对的第三边去的第一方向设为D1，将从集成电路装置的长边第二边向相对的第四边去的第二方向设为D2时，所述第一至第N电路块CB1至CBN沿D1方向配置。第一至第N电路块CB1至CBN包括，至少一个存储块MB，用于存储图像数据；以及，至少一个数据驱动块DB，用于驱动数据线。存储块MB包括存储单元阵列，行地址译码器RD以及读出放大器块SB。行地址译码器RD配置成其长边方向沿D1方向，读出放大器块SAB配置成其长边方向沿D2方向。
-
Patent Agency Ranking
公开(公告)号：CN100527217C
公开(公告)日：2009-08-12
申请号：CN200610091116.6
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/3688 , G09G3/3696 , G09G2300/0408 , G09G2310/027
Abstract: 本发明提供一种可灵活地进行电路配置、高效地进行布局的集成电路装置及安装有该集成电路装置的电子设备。集成电路装置包括用于存储在显示面板上显示的至少一个画面的数据的显示存储器，其中，显示面板具有多条扫描线及多条数据线。显示存储器各自包括多个RAM块(200)，各个RAM块(200)分别包含多条字线WL、多条位线BL、多个存储器单元MC和数据读出控制电路(240)、(250)。多个RAM块(200)的各个RAM块沿着多条位线BL延伸的第一方向X配置。数据读出控制电路(240)、(250)在水平扫描驱动显示面板的一水平扫描期间1H内，分成N(N为大于等于2的整数)次地对对应于多条信号线的像素的数据进行读出控制。
-
公开(公告)号：CN1892795A
公开(公告)日：2007-01-10
申请号：CN200610091113.2
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G11C5/025 , G09G3/3688 , G09G2300/0426 , G09G2310/027
Abstract: 本发明提供一种可以实现电路面积的缩小或设计的效率化的集成电路装置以及电子设备。该集成电路装置包括，第一至第N电路块CB1至CBN，当从集成电路装置的短边第一边向相对的第三边去的第一方向设为D1，将从集成电路装置的长边第二边向相对的第四边去的第二方向设为D2时，所述第一至第N电路块CB1至CBN沿D1方向配置。第一至第N电路块CB1至CBN包括，至少一个存储块MB，用于存储图像数据；以及，至少一个数据驱动块DB，用于驱动数据线。存储块MB包括存储单元阵列，行地址译码器RD以及读出放大器块SB。行地址译码器RD配置成其长边方向沿D1方向，读出放大器块SAB配置成其长边方向沿D2方向。
-
公开(公告)号：CN1892750A
公开(公告)日：2007-01-10
申请号：CN200610090319.3
申请日：2006-06-29
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/3688 , G09G3/3696 , G09G5/395 , G09G2300/0408 , G09G2310/027
Abstract: 本发明的目的在于，提供一种灵活地进行电路的配置、并可以进行效率高的布局的集成电路装置以及搭载其的电子设备。集成电路装置包括显示存储器，该显示存储器对显示在具有多条扫描线和多条数据线的显示面板上的数据中的至少相当于1像素的数据进行储存。显示存储器包括多条字线WL、多条位线BL、多个存储器单元MC、以及数据读出控制电路(150、152)。数据读出控制电路(150、152)在水平扫描驱动显示面板的一个水平扫描期间1H，将对应于多条数据线的像素的数据分成N(N为大于等于2的整数)次读出并控制。
-
公开(公告)号：CN100555398C
公开(公告)日：2009-10-28
申请号：CN200610090320.6
申请日：2006-06-29
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种能够实现电路面积缩小的集成电路装置和电子设备。集成电路装置包括：用于驱动数据线的数据驱动块；多个控制晶体管TC1、TC2，各控制晶体管与数据驱动块的各个输出线对应地设置，各控制晶体管由公共控制信号控制；以及焊盘配置区域，配置有用于电气连接数据线和数据驱动块的输出线QL1、QL2的数据驱动器用焊盘P1、P2的。而且，控制晶体管TC1、TC2被配置在焊盘配置区域。
-
公开(公告)号：CN100511405C
公开(公告)日：2009-07-08
申请号：CN200610090328.2
申请日：2006-06-29
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种能够实现电路面积的缩小的集成电路装置、电子设备。集成电路装置包括多个电路块被宏单元化的驱动器宏单元。驱动器宏单元包括：用于驱动数据线的数据驱动块DB、用于存储图像数据的存储块MB、以及配置有用于电连接数据驱动块DB的输出线和数据线的焊盘的焊盘块PDB。数据驱动块DB和存储块MB沿D1方向配置，焊盘块PDB配置在数据驱动块DB以及存储块MB的D2方向侧。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.031 seconds)
