-
公开(公告)号：CN101151891B
公开(公告)日：2010-06-16
申请号：CN200680010881.9
申请日：2006-02-27
Applicant: 索尼株式会社
IPC: H04N5/335 , H01L27/148
CPC classification number: H04N5/3728 , G09G2330/021 , G09G2330/024 , H04N5/372 , H04N5/37206 , H04N5/376 , H04N5/3765
Abstract: 诸如电荷耦合器件这样的三个器件中每个被包括在组成3相谐振电路的三个相位阻抗电路之一中作为具有容性阻抗的器件。驱动电路将逻辑电平0、高阻抗电平或者逻辑电平1应用于相位阻抗电路中的节点Node A、Node B和Node C中的每一个，以引起谐振状态在相位阻抗电路中的顺序转变。在驱动相位阻抗电路的操作中，逻辑电平0、高阻抗电平和逻辑电平1中的任一个被应用于每个节点，以在相位阻抗电路之间维持2π/3的相位差。这样，逻辑电平和逻辑电平相位被以这样一种方式分配给节点，使得逻辑电平在每个与时间点相对应的任何定时处不互相重叠。因此，用于驱动每个具有容性阻抗的器件的驱动装置能够减小功率消耗。
-
Patent Agency Ranking
公开(公告)号：CN101026698A
公开(公告)日：2007-08-29
申请号：CN200710005941.4
申请日：2007-02-15
Applicant: 索尼株式会社
CPC classification number: H04N5/3765 , H04N5/372 , H04N5/37213
Abstract: 一种将两个或更多驱动电压施加到电荷转移单元的驱动电路包括：至少一个电流镜像电路，其接收参考电流，并输出预定电流；至少一个切换电路，其切换从所述至少一个电流镜像电路输出的电流，以将多个驱动电压施加到电荷转移单元；以及至少一个时间常量电路，其在通过切换电路进行切换时，对参考电流给出预定时间常量。
-
公开(公告)号：CN101741375B
公开(公告)日：2012-11-14
申请号：CN200910210936.6
申请日：2009-11-12
Applicant: 索尼株式会社
IPC: H03K19/0175 , G05F3/26
CPC classification number: H03F3/45273 , G05F3/262
Abstract: 本发明提供一种差分输出电路，其包括第一电流镜像电路和第二电流镜像电路，该第一电流镜像电路和第二电流镜像电路将主晶体管的栅极电压通过电压跟随器供给到从晶体管的栅极，在该电压跟随器中，上升时的转换速率等于下降时的转换速率。因而，当主电流增大或减小时，从电流的递增变化和从电流的递减变化彼此对称。如果以差分方式使用该电流镜像，那么即使在这些变化中也不会产生共模噪声。
-
公开(公告)号：CN101741375A
公开(公告)日：2010-06-16
申请号：CN200910210936.6
申请日：2009-11-12
Applicant: 索尼株式会社
IPC: H03K19/0175 , G05F3/26
CPC classification number: H03F3/45273 , G05F3/262
Abstract: 本发明提供一种差分输出电路，其包括第一电流镜像电路和第二电流镜像电路，该第一电流镜像电路和第二电流镜像电路将主晶体管的栅极电压通过电压跟随器供给到从晶体管的栅极，在该电压跟随器中，上升时的转换速率等于下降时的转换速率。因而，当主电流增大或减小时，从电流的递增变化和从电流的递减变化彼此对称。如果以差分方式使用该电流镜像，那么即使在这些变化中也不会产生共模噪声。
-
公开(公告)号：CN100525404C
公开(公告)日：2009-08-05
申请号：CN200710005941.4
申请日：2007-02-15
Applicant: 索尼株式会社
CPC classification number: H04N5/3765 , H04N5/372 , H04N5/37213
Abstract: 一种将两个或更多驱动电压施加到电荷转移单元的驱动电路包括：至少一个电流镜像电路，其接收参考电流，并输出预定电流；至少一个切换电路，其切换从所述至少一个电流镜像电路输出的电流，以将多个驱动电压施加到电荷转移单元；以及至少一个时间常量电路，其在通过切换电路进行切换时，对参考电流给出预定时间常量。
-
公开(公告)号：CN101151891A
公开(公告)日：2008-03-26
申请号：CN200680010881.9
申请日：2006-02-27
Applicant: 索尼株式会社
IPC: H04N5/335 , H01L27/148
CPC classification number: H04N5/3728 , G09G2330/021 , G09G2330/024 , H04N5/372 , H04N5/37206 , H04N5/376 , H04N5/3765
Abstract: 诸如电荷耦合器件这样的三个器件中每个被包括在组成3相谐振电路的三个相位阻抗电路之一中作为具有容性阻抗的器件。驱动电路将逻辑电平0、高阻抗电平或者逻辑电平1应用于相位阻抗电路中的节点Node_A、Node_B和Node_C中的每一个，以引起谐振状态在相位阻抗电路中的顺序转变。在驱动相位阻抗电路的操作中，逻辑电平0、高阻抗电平和逻辑电平1中的任一个被应用于每个节点，以在相位阻抗电路之间维持2π/3的相位差。这样，逻辑电平和逻辑电平相位被以这样一种方式分配给节点，使得逻辑电平在每个与时间点相对应的任何定时处不互相重叠。因此，用于驱动每个具有容性阻抗的器件的驱动装置能够减小功率消耗。
-
-
-
-
-
Search Results
6
records
(took 0.054 seconds)
