公开(公告)号：CN113396482B

公开(公告)日：2023-12-19

申请号：CN202080012924.7

申请日：2020-02-07

Applicant: 罗姆股份有限公司

Inventor： 那须贤太郎 ,  近藤靖浩 ,  吉冈峰明

IPC: H01L29/78 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L27/088

Abstract: 半导体装置包括：半导体层，其具有主面；沟槽栅极构造，其包括沟槽、绝缘层以及栅极电极，该沟槽在剖视时具有一方侧的第一侧壁、另一方侧的第二侧壁以及底壁且形成于上述主面，该绝缘层形成于上述沟槽的内壁，该栅极电极隔着上述绝缘层埋设于上述沟槽且具有相对于上述主面位于上述底壁侧的上端部；第一导电型的多个漂移区域，其在上述主面的表层部以隔着上述沟槽而相互对置的方式分别形成于上述沟槽的上述第一侧壁侧的区域以及上述第二侧壁侧的区域，相对于上述底壁位于上述主面侧的区域；以及第一导电型的多个源极漏极区域，其分别形成于多个上述漂移区域的表层部。

公开(公告)号：CN114503278A

公开(公告)日：2022-05-13

申请号：CN202080069132.3

申请日：2020-09-25

Applicant: 罗姆股份有限公司

Inventor： 那须贤太郎 ,  吉冈峰明

IPC: H01L29/10 ,  H01L29/423 ,  H01L27/088

Abstract: 半导体装置包含：半导体芯片，其具有主面；第一导电型的漂移层，其形成于所述主面的表层部；沟槽栅极结构，其以与所述漂移层接触的方式形成于所述主面；第二导电型的沟道区域，其以覆盖所述沟槽栅极结构的侧壁的方式形成于所述漂移层；以及第一源极漏极区域及第二源极漏极区域，它们以隔着所述沟道区域彼此对置的方式空开间隔地形成在所述漂移层中沿着所述沟槽栅极结构的侧壁的区域。

公开(公告)号：CN113396482A

公开(公告)日：2021-09-14

申请号：CN202080012924.7

申请日：2020-02-07

Applicant: 罗姆股份有限公司

Inventor： 那须贤太郎 ,  近藤靖浩 ,  吉冈峰明

IPC: H01L29/78 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L27/088

Abstract: 半导体装置包括：半导体层，其具有主面；沟槽栅极构造，其包括沟槽、绝缘层以及栅极电极，该沟槽在剖视时具有一方侧的第一侧壁、另一方侧的第二侧壁以及底壁且形成于上述主面，该绝缘层形成于上述沟槽的内壁，该栅极电极隔着上述绝缘层埋设于上述沟槽且具有相对于上述主面位于上述底壁侧的上端部；第一导电型的多个漂移区域，其在上述主面的表层部以隔着上述沟槽而相互对置的方式分别形成于上述沟槽的上述第一侧壁侧的区域以及上述第二侧壁侧的区域，相对于上述底壁位于上述主面侧的区域；以及第一导电型的多个源极漏极区域，其分别形成于多个上述漂移区域的表层部。