-
公开(公告)号：CN112882532B
公开(公告)日：2023-11-14
申请号：CN202110059695.0
申请日：2017-10-09
Applicant: 美国亚德诺半导体公司
Abstract: 本发明涉及基于反馈时钟信号的相位控制。本公开的方面涉及基于来自器件的反馈信号提供至器件的调节时钟信号的相位。反馈信号可提供与器件相关的相位信息和/或与器件相关的其它信息，例如温度信息。反馈信号处理器可以基于反馈信号计算相位控制信号。相位控制信号可用于调节所述时钟信号的相位。通过调节一个或多个时钟信号的相位，可以同步诸如数据转换器之类的几个器件。
-
公开(公告)号：CN107918444B
公开(公告)日：2021-05-25
申请号：CN201710929910.1
申请日：2017-10-09
Applicant: 美国亚德诺半导体公司
Abstract: 本发明涉及基于反馈时钟信号的相位控制。本公开的方面涉及基于来自器件的反馈信号提供至器件的调节时钟信号的相位。反馈信号可提供与器件相关的相位信息和/或与器件相关的其它信息，例如温度信息。反馈信号处理器可以基于反馈信号计算相位控制信号。相位控制信号可用于调节所述时钟信号的相位。通过调节一个或多个时钟信号的相位，可以同步诸如数据转换器之类的几个器件。
-
公开(公告)号：CN107918444A
公开(公告)日：2018-04-17
申请号：CN201710929910.1
申请日：2017-10-09
Applicant: 美国亚德诺半导体公司
CPC classification number: H03L7/087 , H03K5/1508 , H03L7/06 , H03L7/0814 , H04L7/02 , G06F1/12 , H03L7/0805
Abstract: 本发明涉及基于反馈时钟信号的相位控制。本公开的方面涉及基于来自器件的反馈信号提供至器件的调节时钟信号的相位。反馈信号可提供与器件相关的相位信息和/或与器件相关的其它信息，例如温度信息。反馈信号处理器可以基于反馈信号计算相位控制信号。相位控制信号可用于调节所述时钟信号的相位。通过调节一个或多个时钟信号的相位，可以同步诸如数据转换器之类的几个器件。
-
公开(公告)号：CN104052437B
公开(公告)日：2018-03-13
申请号：CN201410093892.4
申请日：2014-03-14
Applicant: 美国亚德诺半导体公司
IPC: H03K5/135
CPC classification number: H02J4/00 , H03M1/1009 , H03M1/121 , H03M1/662 , H03M1/742 , Y10T307/492
Abstract: 本发明涉及精细时序调整方法，实施例可以提供非侵入性技术，用于调整多级电路系统中的时序。根据本发明实施例的多级电路系统可以包括耦合到携带信号的信号线的多个电路级。该系统还可以包括多个负载电路，对于每个电路级提供一个。负载电路可以具有耦合到携带信号的信号线的输入端。每个负载电路可包括独立于其他负载电路可编程的电流源，传播经过在接收信号的各个负载电路中的输入晶体管的电流。通过输入晶体管传播的电流可以提供对应信号线的负载，从而允许每个电路级的精细时序调整。
-
公开(公告)号：CN107181491B
公开(公告)日：2020-10-16
申请号：CN201710136045.5
申请日：2017-03-09
Applicant: 美国亚德诺半导体公司
Inventor： M·L·库西
IPC: H03M1/66
Abstract: 本发明涉及来自多个数模转换器的输出的同步。公开的系统包括为包括多个DAC单元的DAC生成时钟信号的时钟倍增锁相环(PLL)，所述系统被配置为控制DAC输出的相位与PLL输入参考时钟的相位具有预定义的关系。示例性系统包括被实现为DAC的DAC单元之一的副本的辅助DAC单元，并且DAC和辅助DAC单元的操作用由PLL产生的相同时钟信号定时，使得辅助单元的输出和DAC通过设计而相位同步。该系统被配置为确保辅助DAC单元输出的相位与PLL参考时钟的相位相关，这导致DAC输出的相位也与PLL参考时钟的相位相关。
-
Patent Agency Ranking
公开(公告)号：CN107181491A
公开(公告)日：2017-09-19
申请号：CN201710136045.5
申请日：2017-03-09
Applicant: 美国亚德诺半导体公司
Inventor： M·L·库西
IPC: H03M1/66
Abstract: 本发明涉及来自多个数模转换器的输出的同步。公开的系统包括为包括多个DAC单元的DAC生成时钟信号的时钟倍增锁相环(PLL)，所述系统被配置为控制DAC输出的相位与PLL输入参考时钟的相位具有预定义的关系。示例性系统包括被实现为DAC的DAC单元之一的副本的辅助DAC单元，并且DAC和辅助DAC单元的操作用由PLL产生的相同时钟信号定时，使得辅助单元的输出和DAC通过设计而相位同步。该系统被配置为确保辅助DAC单元输出的相位与PLL参考时钟的相位相关，这导致DAC输出的相位也与PLL参考时钟的相位相关。
-
公开(公告)号：CN112882532A
公开(公告)日：2021-06-01
申请号：CN202110059695.0
申请日：2017-10-09
Applicant: 美国亚德诺半导体公司
Abstract: 本发明涉及基于反馈时钟信号的相位控制。本公开的方面涉及基于来自器件的反馈信号提供至器件的调节时钟信号的相位。反馈信号可提供与器件相关的相位信息和/或与器件相关的其它信息，例如温度信息。反馈信号处理器可以基于反馈信号计算相位控制信号。相位控制信号可用于调节所述时钟信号的相位。通过调节一个或多个时钟信号的相位，可以同步诸如数据转换器之类的几个器件。
-
公开(公告)号：CN104734720B
公开(公告)日：2018-08-03
申请号：CN201410616360.4
申请日：2014-11-05
Applicant: 美国亚德诺半导体公司
IPC: H03M1/66
CPC classification number: H03M1/747 , H03K17/162 , H03K17/693 , H03M1/068 , H03M1/66 , H03M1/742 , H03M1/745
Abstract: 本发明提供种用于数模转换器(DAC)的改进型电流导引开关元件实施方案。通常情况下,在数模转换器中每个电流导引开关元件提供用于转换数字输入信号的套不同电流。通常,在电流导引开关元件中的开关和驱动器按比例缩小至根据比率由该电流导引开关元件提供的电流,同时为了克服时间误差,越来越少的电流被该开关元件驱动。然而,设备的尺寸受生产过程限制。当开关没有按比例缩放至该电流,沉降时间误差存在并影响数模转换器的性能。通过用两个互补电流导引开关取代单开关,改进型电流导引开关元件解决了时间误差问题。
-
公开(公告)号：CN104734720A
公开(公告)日：2015-06-24
申请号：CN201410616360.4
申请日：2014-11-05
Applicant: 美国亚德诺半导体公司
IPC: H03M1/66
CPC classification number: H03M1/747 , H03K17/162 , H03K17/693 , H03M1/068 , H03M1/66 , H03M1/742 , H03M1/745
Abstract: 本发明提供一种用于数模转换器(DAC)的改进型电流导引开关元件实施方案。通常情况下，在数模转换器中每个电流导引开关元件提供用于转换数字输入信号的一套不同电流。通常，在电流导引开关元件中的开关和驱动器按比例缩小至根据比率由该电流导引开关元件提供的电流，同时为了克服时间误差，越来越少的电流被该开关元件驱动。然而，设备的尺寸受生产过程限制。当开关没有按比例缩放至该电流，沉降时间误差存在并影响数模转换器的性能。通过用两个互补电流导引开关取代单一开关，改进型电流导引开关元件解决了时间误差问题。
-
公开(公告)号：CN104052437A
公开(公告)日：2014-09-17
申请号：CN201410093892.4
申请日：2014-03-14
Applicant: 美国亚德诺半导体公司
IPC: H03K5/135
CPC classification number: H02J4/00 , H03M1/1009 , H03M1/121 , H03M1/662 , H03M1/742 , Y10T307/492
Abstract: 本发明涉及精细时序调整方法，实施例可以提供非侵入性技术，用于调整多级电路系统中的时序。根据本发明实施例的多级电路系统可以包括耦合到携带信号的信号线的多个电路级。该系统还可以包括多个负载电路，对于每个电路级提供一个。负载电路可以具有耦合到携带信号的信号线的输入端。每个负载电路可包括独立于其他负载电路可编程的电流源，传播经过在接收信号的各个负载电路中的输入晶体管的电流。通过输入晶体管传播的电流可以提供对应信号线的负载，从而允许每个电路级的精细时序调整。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.031 seconds)
