-
公开(公告)号:CN103348304B
公开(公告)日:2016-12-21
申请号:CN201280007877.2
申请日:2012-02-06
Applicant: 美国莱迪思半导体公司
CPC classification number: G06F1/3287 , G06F1/3246 , G06F1/3293 , Y02D10/122 , Y02D10/171 , Y02D50/20
Abstract: 本发明的实施例一般涉及低功率待机模式控制电路。本发明的装置的一实施例包括:处理器;接口,用于与第二装置的连接;以及运算电路,其中处理器在待机模式下禁用至运算电路的一个或多个功率连接。本装置还包括待机模式控制电路,该待机模式控制电路利用待机功率源进行操作,其中待机模式控制电路响应于激励信号检测来自第二装置的激励信号,待机模式控制电路发信号给处理器,该处理器启用运算电路的一个或多个功率连接。
-
公开(公告)号:CN108702466A
公开(公告)日:2018-10-23
申请号:CN201780014190.4
申请日:2017-03-02
Applicant: 美国莱迪思半导体公司
IPC: H04N5/268 , H04N5/765 , H04N21/4363
CPC classification number: H04N21/466 , G06F3/14 , H04L5/1438 , H04N21/43615 , H04N21/43635
Abstract: 源设备和目的设备执行多媒体接口电缆上的链路训练过程。目的设备包括一个或多个请求寄存器。在链路训练过程期间,目的设备将请求码存储到该请求寄存器中。每个请求码是针对源设备执行某个动作的请求。源设备读取请求码,并且执行对应的动作。例如,如果源设备读取发送一个或多个训练模式的请求码,源设备通过多媒体链路发送这些训练模式。响应于接收到训练模式,目的设备可以选择一个或多个更新请求码(例如,发送不同的训练参数或者调整链路参数,诸如链路速率或者预加重等级)。
-
公开(公告)号:CN104317766B
公开(公告)日:2017-09-29
申请号:CN201410571509.1
申请日:2009-10-27
Applicant: 美国莱迪思半导体公司
CPC classification number: G11C7/1075 , G06F11/141 , G06F11/1443 , G06F13/1663 , G06F13/4234 , G11C5/066 , Y02D10/14 , Y02D10/151
Abstract: 揭示了一种用于减少存储器等待时间的方法、装置和系统。在一个实施例中,主机计算机系统和存储器之间的数据在多个时间间隔经由存储器处的端口或一组端口通信,其中主机计算机耦合至存储器。另外,与数据相关联的命令在单个时间间隔经由端口或一组端口在主机计算机系统和存储器之间通信。
-
公开(公告)号:CN102203851B
公开(公告)日:2016-10-26
申请号:CN200980143836.4
申请日:2009-10-27
Applicant: 美国莱迪思半导体公司
IPC: G09G5/00
CPC classification number: G09G5/006 , G06F13/409 , G09G2370/10 , G09G2370/12 , H04L12/40006
Abstract: 在标准装置连接器上的可选内容的传输。一实施例的方法包括:利用标准连接器将第一设备连接于第二设备,所述连接器包括多个引脚;并检测第二设备是工作在标准模式还是可选模式下。如果第二设备工作在可选模式下,则针对可选模式切换标准连接器的一个或多个引脚并经由标准连接器的多个引脚发送或接收针对可选模式的信号。
-
公开(公告)号:CN102203755B
公开(公告)日:2016-05-11
申请号:CN200980142160.7
申请日:2009-10-14
Applicant: 美国莱迪思半导体公司
IPC: G06F13/40
CPC classification number: G06F13/4022 , G06F13/4081
Abstract: 利用控制总线发现连接。在本发明的第一方面,一种方法的实施例包括由源设备检测控制总线从高态向低态的转换,该源设备被配置成经接口耦合到宿设备,该接口包括控制总线,其中源设备包括上拉设备,宿设备包括下拉设备;在源设备处用脉冲推动控制总线至高态;并且源设备一检测到控制总线保持在高态,就停止用脉冲推动控制总线至高态并将源设备从断开状态转换至连接状态。
-
公开(公告)号:CN102484482B
公开(公告)日:2015-12-02
申请号:CN200980143644.3
申请日:2009-09-30
Applicant: 美国莱迪思半导体公司
IPC: H03M5/14
CPC classification number: H03M5/145
Abstract: 公开了采用译码器的方法、装置和系统。译码器用于接收包括第一代码块和第二代码块的传入流,并将第一代码块划分成第一小代码块,且将第二代码块划分成第二小代码块。该译码器进一步用于对使用一个或多个串行线路进行通信的存储器译码,其中译码包括对第一代码块的第一小代码块和第二代码块的第二小代码块译码,其中执行对第一和第二块的译码以使最大行程长度得以保持。
-
-
-
-
-