公开(公告)号：CN113604796B

公开(公告)日：2022-08-30

申请号：CN202110257030.0

申请日：2021-03-09

Applicant: 联芯集成电路制造(厦门)有限公司

Inventor： 符云飞 ,  苏世芳 ,  黄志坚 ,  黄国良 ,  谈文毅

IPC: C23C16/455 ,  C23C16/458 ,  H01L21/67

Abstract: 本发明公开一种提高沉积均匀性的机台及其操作方法，其中该提高沉积均匀性的机台包含两腔体，以及在两腔体之间的一喷气孔，其中将两晶片分别送入两腔体中，其中该两晶片的缺角(notch)在分别送入该两腔体后互为180度排列。

公开(公告)号：CN119061355A

公开(公告)日：2024-12-03

申请号：CN202310642023.1

申请日：2023-06-01

Applicant: 联芯集成电路制造(厦门)有限公司

Inventor： 郑伟林 ,  苏世芳 ,  黄志坚 ,  谈文毅 ,  黄吉河

IPC: C23C14/06 ,  C23C16/26 ,  C23C16/00 ,  C23C14/00

Abstract: 本发明提供一种半导体清洁步骤，包含提供一腔体，腔体包含有一底面以及一侧壁，腔体中包含有一加热器位于底面，进行一第一沉积步骤，以在腔体的侧壁上留下一残留层，进行一碳沉积步骤，以至少在加热器的表面上形成一碳层，以及进行一等离子体清洁步骤，以同时移除腔体的侧壁上的残留层以及底面上的碳层。

公开(公告)号：CN118280838A

公开(公告)日：2024-07-02

申请号：CN202211722751.5

申请日：2022-12-30

Applicant: 联芯集成电路制造(厦门)有限公司

Inventor： 陈朝刚 ,  谈文毅 ,  苏世芳

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423 ,  H01L29/06

Abstract: 本发明公开一种半导体制作工艺方法，包含形成一基底，基底上包含有一第一区域以及一第二区域，形成至少一第一栅极位于第一区域内的基底上，以及形成一第二栅极，位于第二区域内的基底上，形成一氧化层，覆盖第一栅极以及第二栅极，形成一氮化层，覆盖氧化层，进行一快速退火步骤，以及依序移除部分第一区域内的氮化层以及氧化层。

公开(公告)号：CN113604796A

公开(公告)日：2021-11-05

申请号：CN202110257030.0

申请日：2021-03-09

Applicant: 联芯集成电路制造(厦门)有限公司

Inventor： 符云飞 ,  苏世芳 ,  黄志坚 ,  黄国良 ,  谈文毅

IPC: C23C16/455 ,  C23C16/458 ,  H01L21/67

Abstract: 本发明公开一种提高沉积均匀性的机台及其操作方法，其中该提高沉积均匀性的机台包含两腔体，以及在两腔体之间的一喷气孔，其中将两晶片分别送入两腔体中，其中该两晶片的缺角(notch)在分别送入该两腔体后互为180度排列。