-
公开(公告)号：CN118260516B
公开(公告)日：2024-08-09
申请号：CN202410693667.8
申请日：2024-05-31
Applicant: 苏州元脑智能科技有限公司
IPC: G06F17/14
Abstract: 本发明提供一种适用于FPGA的数据序列的变换方法、装置、设备及介质，该方法包括：基于数据长度为素数的输入序列和旋转因子，确定数据长度为合数的序列和旋转因子，采用傅里叶变换方式分别对数据长度为合数的序列、数据长度为合数的旋转因子进行变换，得到变换后的序列和变换后的旋转因子；所述傅里叶变换方式是基于偶数架构的傅里叶变换方式；基于变换后的序列和变换后的旋转因子进行元素乘积，得到新序列；采用傅里叶逆变换方式对所述新序列进行逆变换，得到逆变换后的序列；对逆变换的序列进行数据重组和重排序，得到输出序列，提高对不同长度数据序列的适应性，提高对数据的处理速度。
-
公开(公告)号：CN118260516A
公开(公告)日：2024-06-28
申请号：CN202410693667.8
申请日：2024-05-31
Applicant: 苏州元脑智能科技有限公司
IPC: G06F17/14
Abstract: 本发明提供一种适用于FPGA的数据序列的变换方法、装置、设备及介质，该方法包括：基于数据长度为素数的输入序列和旋转因子，确定数据长度为合数的序列和旋转因子，采用傅里叶变换方式分别对数据长度为合数的序列、数据长度为合数的旋转因子进行变换，得到变换后的序列和变换后的旋转因子；所述傅里叶变换方式是基于偶数架构的傅里叶变换方式；基于变换后的序列和变换后的旋转因子进行元素乘积，得到新序列；采用傅里叶逆变换方式对所述新序列进行逆变换，得到逆变换后的序列；对逆变换的序列进行数据重组和重排序，得到输出序列，提高对不同长度数据序列的适应性，提高对数据的处理速度。
-
公开(公告)号：CN117493746B
公开(公告)日：2024-03-05
申请号：CN202311861851.0
申请日：2023-12-29
Applicant: 苏州元脑智能科技有限公司
Abstract: 本发明实施例提供了一种基于现场可编程门阵列的多维快速傅里叶变换系统，涉及快速傅里叶变换计算结果生成技术领域，根据当前维度与第一目标维度之间的对应关系，将第一目标数据转换为针对第一目标维度的第二原始数据，使其满足下一维快速傅里叶变换输入数据的需求，实现了基于现场可编程门阵列FPGA执行快速傅里叶变换计算，从而提升了针对快速傅里叶变换计算结果的生成效率。
-
公开(公告)号：CN117493236B
公开(公告)日：2024-03-01
申请号：CN202311839050.4
申请日：2023-12-28
Applicant: 苏州元脑智能科技有限公司
Abstract: 本申请实施例提供了一种FPGA加速器以及加速器系统，该FPGA加速器的外壳区中，通过底层模块与服务器中的主机系统连接，通过内核管理模块与内核区的多个内核程序连接，该底层模块支持SR‑IOV协议，可以提供PCIe桥接能力，队列虚拟化模块以及内核管理模块支持VirtIO规范，为内核程序提供专用的虚拟队列与主机程序进行通信与数据传输，主机系统中不同虚拟机或者不同容器可以同时调用不同的内核程序，在硬件FPGA加速器上实现了加速器资源的虚拟化，服务器上的不同虚拟机或不同容器可以同时绑定同一FPGA加速器中的不同资源，提高了FPGA加速器资源的利用率，避免了FPGA加速器资源浪费的问题。
-
公开(公告)号：CN117493236A
公开(公告)日：2024-02-02
申请号：CN202311839050.4
申请日：2023-12-28
Applicant: 苏州元脑智能科技有限公司
Abstract: 本申请实施例提供了一种FPGA加速器以及加速器系统，该FPGA加速器的外壳区中，通过底层模块与服务器中的主机系统连接，通过内核管理模块与内核区的多个内核程序连接，该底层模块支持SR‑IOV协议，可以提供PCIe桥接能力，队列虚拟化模块以及内核管理模块支持VirtIO规范，为内核程序提供专用的虚拟队列与主机程序进行通信与数据传输，主机系统中不同虚拟机或者不同容器可以同时调用不同的内核程序，在硬件FPGA加速器上实现了加速器资源的虚拟化，服务器上的不同虚拟机或不同容器可以同时绑定同一FPGA加速器中的不同资源，提高了FPGA加速器资源的利用率，避免了FPGA加速器资源浪费的问题。
-
Patent Agency Ranking
公开(公告)号：CN119127094A
公开(公告)日：2024-12-13
申请号：CN202411622965.4
申请日：2024-11-14
Applicant: 苏州元脑智能科技有限公司
Abstract: 本发明提供一种数据访问方法、异构系统、电子设备、介质和程序产品，应用于异构系统数据访问技术领域，其中访问发起方登录访问响应方在本地操作系统上创建的虚拟串口设备；虚拟串口设备为访问响应方通过本地虚拟串口驱动创建的设备，虚拟串口驱动基于预设可编程逻辑器件中数据缓存器的目标访问通道的通道数量创建；向访问响应方的本地操作系统发起访问请求，以便访问响应方从本地获取与访问请求对应的目标响应数据，并通过目标访问通道将目标响应数据写入数据缓存器；通过目标访问通道从数据缓存器中获取目标响应数据，以完成相应的数据访问操作。由此可见，本发明满足访问发起方直接通过内部通道访问访问响应方的需求，并扩大应用场景。
-
公开(公告)号：CN117472838B
公开(公告)日：2024-03-15
申请号：CN202311830283.8
申请日：2023-12-28
Applicant: 苏州元脑智能科技有限公司
Abstract: 本发明提供一种高速串行计算机扩展总线设备识别方法、装置及相关设备，涉及可编程逻辑器件技术领域，通过创建物理功能哈希表和虚拟功能哈希表；接收上位机发送的设备基地址空间访问请求信息；根据待访问设备的基地址寄存器空间地址并行进行哈希密钥计算生成物理功能哈希密钥和虚拟功能哈希密钥；并行查找所述物理功能哈希表和虚拟功能哈希表，获取待访问高速串行计算机扩展总线设备的标识信息，通过并行运算、并行查表，在高密度设备场景下能够快速完成BAR空间访问请求的目标匹配，减少匹配时间；通过分别设计物理功能哈希和虚拟功能哈希表，使虚拟功能基地址BAR空间大小摆脱物理功能基地址BAR空间大小限制，提高设备设计的灵活性。
-
公开(公告)号：CN118860674B
公开(公告)日：2024-12-31
申请号：CN202411347767.1
申请日：2024-09-26
Applicant: 苏州元脑智能科技有限公司
IPC: G06F9/50
Abstract: 本发明公开了一种数据处理装置、方法、计算机程序产品、设备及介质，涉及服务器技术领域，数据处理装置包括目标数量个加速卡，目标数量大于等于2，加速卡包括：算法内核，用于对待处理数据进行处理，得到处理结果；将处理结果拆分为目标数量份子处理结果；保留一份子处理结果，并将其余子处理结果发送给全局内存；与算法内核连接的全局内存，用于存储加速卡与其他加速卡所交互的子处理结果；与全局内存连接的数据传输模块，用于从全局内存读取加速卡发送的子处理结果并传输至传输层，或接收传输层传输的其他加速卡发送的子处理结果并存入全局内存；与数据传输模块连接的传输层，用于与其他加速卡一一对应的交互子处理结果。提高了数据处理效率。
-
公开(公告)号：CN118675632B
公开(公告)日：2024-11-22
申请号：CN202411154470.3
申请日：2024-08-21
Applicant: 苏州元脑智能科技有限公司
IPC: G16C10/00 , G06F30/25 , G06F17/14 , G06F17/15 , G06F17/16 , G06F111/10 , G06F119/14
Abstract: 本申请实施例提供了一种分子静电力确定系统、方法、电子设备、存储介质及产品，该系统包括：直接内存访问引擎用于将静电势能矩阵和系数矩阵存储至全局内存，向计算单元发送开始计算指令；计算单元用于在加载静电势能矩阵的过程中，同步对静电势能矩阵进行多维傅里叶变换以及数据转置，对多维傅里叶变换的计算结果进行数据卷积、数据转置以及多维傅里叶逆变换，得到目标静电力结果，在进行多维傅里叶逆变换的过程中，同步将目标静电力结果回传至全局内存。本申请通过在加载静电势能矩阵时，同步对静电势能矩阵进行多维傅里叶变换以及数据转置，在进行多维傅里叶逆变换时，同步将目标静电力结果回传至全局内存，解决了静电力计算效率低的问题。
-
公开(公告)号：CN117312329B
公开(公告)日：2024-02-23
申请号：CN202311608980.9
申请日：2023-11-29
Applicant: 苏州元脑智能科技有限公司
IPC: G06F16/22 , G06F16/2455 , G06F16/2458 , G06F16/903
Abstract: 本发明涉及计算机技术领域，具体涉及数据流表生成方法、装置、电子设备及存储介质。获取目标场景中的各个目标数据流对应的初始数据流表；对各数据流规则进行识别，确定数据流规则中匹配字段和其他字段；对各数据流规则中的匹配字段进行分级存储，生成各目标数据流对应的分级数据流表；获取各数据流规则对应的标识信息，根据标识信息，将各数据流规则中的其他字段与分级数据流表进行对应存储，生成目标数据流表；计算目标数据流表中各个数据流规则对应的目标哈希值；将目标哈希值和目标数据流表进行对应存储。保证了目标数据流表占用资源较少，且各个数据流规则对应的目标哈希值的准确且满足预设哈希值冲突的条件。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.038 seconds)
