公开(公告)号：CN116314194A

公开(公告)日：2023-06-23

申请号：CN202211456767.6

申请日：2022-11-21

Applicant: 英特尔公司

Inventor： P·马吉 ,  A·默西 ,  G·格拉斯 ,  R·沙阿 ,  S·高斯

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本发明涉及使用沟道高度和间隔调制的高电压（HV）和低电压（LV）晶体管结构的共同集成。一种集成电路结构包括第一非平面半导体器件和第二非平面半导体器件。第一非平面半导体器件包括第一主体、至少部分地环绕第一主体的第一栅极结构、以及第一源极区域和第一漏极区域。第一主体在第一源极区域与第一漏极区域之间横向延伸。第二非平面半导体器件包括第二主体、至少部分地环绕第二主体的第二栅极结构、以及第二源极区域和第二漏极区域。第二主体在第二源极区域与第二漏极区域之间横向延伸。在示例中，第一主体的第一高度与第二主体的第二高度相差至少5％。第一主体和第二主体中的每一个可以是例如纳米带、纳米片或纳米线。

公开(公告)号：CN116314089A

公开(公告)日：2023-06-23

申请号：CN202211468732.4

申请日：2022-11-18

Applicant: 英特尔公司

Inventor： P·马吉 ,  K·M·施吕费尔 ,  A·默西

IPC: H01L23/482 ,  H01L21/768

Abstract: 本发明涉及替代过孔和掩埋或背面电源轨。一种集成电路结构包括：第一子鳍状物；第二子鳍状物，与第一子鳍状物横向间隔开；第一晶体管器件，在第一子鳍状物上方并具有第一触点；第二晶体管器件，在第二子鳍状物上方并具有第二触点；以及连续且单块的导电材料主体，在第一和第二晶体管器件与第一和第二子鳍状物之间垂直延伸。导电材料主体具有(i)在第一和第二晶体管器件之间的上部部分和(ii)在第一和第二子鳍状物之间的下部部分。连续共形层沿着主体的下部部分的侧壁和主体的上部部分的侧壁延伸。集成电路结构还包括导电互连部件，所述导电互连部件将主体的上部部分连接到第一触点和第二触点中的至少一个。

公开(公告)号：CN111095529A

公开(公告)日：2020-05-01

申请号：CN201780094370.8

申请日：2017-09-29

Applicant: 英特尔公司

Inventor： R·米恩德鲁 ,  A·默西 ,  K·贾姆布纳坦 ,  C·邦伯格

IPC: H01L21/8238 ,  H01L29/78 ,  H01L29/66

Abstract: 用于在NMOS晶体管的沟道区上施加应力的技术和机制。在实施例中，半导体衬底上的鳍状物结构包括晶体管的两个源极区或漏极区，其中，晶体管的沟道区位于源极区或漏极区之间。至少在这种源极区或漏极区上包括掺杂的硅锗(SiGe)化合物，其中，SiGe化合物中的位错导致至少一个源极区或漏极区在沟道区上施加拉应力。在另一实施例中，晶体管的源极区或漏极区均包括包含至少50wt％的锗的SiGe化合物。

公开(公告)号：CN105051905B

公开(公告)日：2018-10-23

申请号：CN201380073109.1

申请日：2013-03-15

Applicant: 英特尔公司

Inventor： S·金 ,  D·奥贝蒂内 ,  K·库恩 ,  A·默西

IPC: H01L29/78 ,  H01L21/336

Abstract: 可以借助包含在至少一个纳米线晶体管的制造期间形成的至少一个底层蚀刻停止来产生本描述中的纳米线器件，以便帮助保护源极结构和/或漏极结构免于可能由于制造工艺而导致的损坏。当用于制造所述源极结构和/或所述漏极结构的材料易于受到用在去除牺牲材料中的工艺的蚀刻时，即，对于所述源极结构和/或所述漏极结构材料的低选择性，所述底层蚀刻停止可以防止对所述源极结构和/或所述漏极结构的损坏，以便可以防止在晶体管栅极电极与为所述源极结构和/或所述漏极结构形成的触点之间的可能的短路。

公开(公告)号：CN106463416A

公开(公告)日：2017-02-22

申请号：CN201480078790.3

申请日：2014-06-13

Applicant: 英特尔公司

Inventor： K·俊 ,  W·拉赫马迪 ,  G·格拉斯 ,  A·默西

IPC: H01L21/56

CPC classification number: H01L29/161 ,  H01L21/02532 ,  H01L21/2007 ,  H01L21/56 ,  H01L21/76251 ,  H01L23/298 ,  H01L23/3171 ,  H01L23/5226 ,  H01L23/5283 ,  H01L25/0657 ,  H01L25/50

Abstract: 公开了用于将晶圆与包封层键合的技术。提供第一半导体衬底。随后在第一半导体衬底的顶部上形成包封层。包封层由在被暴露于氧化剂时产生稳定的氧化物的包封材料形成。在包封层的顶部上形成第一键合层。接下来，提供第二半导体衬底。在第二键合层的顶部上形成第二键合层。此后，通过将第一键合层附接到第二键合层，来将第一半导体衬底键合至第二半导体衬底。

公开(公告)号：CN117581360A

公开(公告)日：2024-02-20

申请号：CN202280045708.1

申请日：2022-11-03

Applicant: 英特尔公司

Inventor： A·默西 ,  P·马吉 ,  P·帕坦加尔

IPC: H01L23/528

Abstract: 一种集成电路结构包括：包括碳、氧或氢中的至少一种以及硅的第一层以及位于第一层上方并且包括多个晶体管的器件层。第一互连结构位于所述器件层上方并且包括第一导电互连特征。第二互连结构位于所述第一层下方并且包括第二导电互连特征。在示例中，所述第二导电互连特征中的一个或多个穿过所述第一层的底表面。一个或多个第三导电互连特征垂直穿过所述器件层延伸至所述第一层的顶表面。在示例中，所述一个或多个第三导电互连特征与所述第二导电互连特征中的穿过所述第一层的底表面的相应一个或多个第二导电互连特征接触。

公开(公告)号：CN116344538A

公开(公告)日：2023-06-27

申请号：CN202211468088.0

申请日：2022-11-22

Applicant: 英特尔公司

Inventor： C·C·邦伯格 ,  A·默西 ,  T·加尼 ,  J·南 ,  A·波旺德

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/06 ,  H01L29/41 ,  H01L29/417 ,  H01L21/336 ,  H01L29/78 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/8252 ,  H01L23/14 ,  H01L25/065

Abstract: 一种集成电路(IC)结构、IC器件、IC器件组件及其形成方法。IC结构包括晶体管器件，晶体管器件包括：沟道结构，包括半导体材料；栅极堆叠体，包括金属，栅极堆叠体在沟道结构上；源极结构，在栅极堆叠体的第一侧处的第一沟槽中；漏极结构，在栅极堆叠体的第二侧处的第二沟槽中；源极结构和漏极结构中的各个结构包括源极或漏极(源极/漏极)衬层，源极或漏极衬层包括与第一沟槽和第二沟槽中的对应沟槽的表面共形的掺杂外延层；填充结构，填充第一沟槽和第二沟槽中的对应沟槽的一部分，填充结构与源极/漏极衬层相邻并且与源极/漏极衬层在组成上不同；以及金属触点结构，耦合到源极结构和漏极结构中的相应结构。

公开(公告)号：CN116314119A

公开(公告)日：2023-06-23

申请号：CN202211433246.9

申请日：2022-11-16

Applicant: 英特尔公司

Inventor： P·马吉 ,  A·默西

IPC: H01L23/528

Abstract: 本文公开了具有背侧互连结构的替换深过孔和掩埋或背侧电源轨。一种集成电路结构包括：装置层，其包括多个晶体管；第一互连特征，其竖直地延伸穿过装置层；以及互连结构，其位于装置层下方。位于装置层下方的互连结构至少包括第二互连特征。在示例中，第二互连特征与第一互连特征结合。例如，第一互连特征和第二互连特征共同形成连续且单片的导电材料本体。

公开(公告)号：CN111801796A

公开(公告)日：2020-10-20

申请号：CN201880083627.4

申请日：2018-02-08

Applicant: 英特尔公司

Inventor： O·阿克顿 ,  J·施泰格瓦尔德 ,  A·默西 ,  S·玛多克斯 ,  J·胡

IPC: H01L27/088 ,  H01L29/66 ,  H01L29/78 ,  H01L21/768

Abstract: 技术和机制用于提供包括栅极功函数硅化物的共形层的晶体管的功能。在实施例中，晶体管包括沟道区和延伸并邻接沟道区的栅极电介质。所述栅极电介质还邻接晶体管的层结构，所述层结构包括硅化物。所述硅化物包括硅和组分D，所述组分D包括来自IIIa族、IVa族或Va族中的一个的非金属元素。在另一个实施例中，硅化物还包括组分M，所述组分M包括来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的一个的过渡金属元素和/或包括来自IIIa族、IVa族或Va族中的一个的金属元素。

公开(公告)号：CN111725301A

公开(公告)日：2020-09-29

申请号：CN202010106455.7

申请日：2020-02-21

Applicant: 英特尔公司

Inventor： C·邦伯格 ,  A·默西 ,  M·T·博尔 ,  T·加尼 ,  B·古哈

IPC: H01L29/08 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L27/088 ,  H01L21/8234

Abstract: 本公开描述了具有带有外延块的源极或漏极结构的环绕栅集成电路结构，以及制造具有带有外延块的源极或漏极结构的环绕栅集成电路结构的方法。例如，集成电路结构包括水平纳米线的第一垂直布置和水平纳米线的第二垂直布置。第一对外延源极或漏极结构包括与水平纳米线的第一垂直布置对准的垂直分立部分。第二对外延源极或漏极结构包括与水平纳米线的第二垂直布置对准的垂直分立部分。导电接触结构在横向上处于第一对外延源极或漏极结构中的一个与第二对外延源极或漏极结构中的一个之间，并且与第一对外延源极或漏极结构中的一个和第二对外延源极或漏极结构中的一个接触。