公开(公告)号：CN1643499A

公开(公告)日：2005-07-20

申请号：CN00819179.4

申请日：2000-12-08

Applicant: 英特尔公司

Inventor： G·沃尔里奇 ,  D·胡珀 ,  D·伯恩斯坦因 ,  M·J·阿迪莱塔 ,  W·威勒

IPC: G06F9/54 ,  G06F9/50

CPC classification number: G06F9/4843 ,  G06F9/3851

Abstract: 描述一种基于硬件的并行多线程处理器。处理器包括协调系统功能的通用处理器以及支持程序线程的多个微引擎。处理器还包括存储器控制系统，该控制系统具有第一存储器控制器和第二存储器控制器，所述第一存储器控制器根据把存储器访问引导到偶数存储体还是奇数存储体而对存储器访问进行分类；第二存储器控制器根据存储器访问是读出访问或写入访问而使存储器访问最优化。还描述用于分组处理的程序线程通信方案。

公开(公告)号：CN1390323A

公开(公告)日：2003-01-08

申请号：CN00814496.6

申请日：2000-08-31

Applicant: 英特尔公司

Inventor： G·沃尔里奇 ,  M·J·阿迪莱塔 ,  W·维勒 ,  D·伯恩斯坦因 ,  D·胡珀

IPC: G06F9/00 ,  G06F12/00

CPC classification number: G06F9/30018 ,  G06F9/3004 ,  G06F9/30058 ,  G06F9/30087 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/321 ,  G06F9/3834 ,  G06F9/3842 ,  G06F9/3851

Abstract: 本发明描述一个并行的基于硬件的多线程处理器。该处理器包括一个协调系统功能的通用处理器和支持多个硬件线程或内容(THREAD_3,…THREAD_0)的多个微引擎。该处理器保持执行线程(THREAD_3,…THREAD_0)。该执行线程（THREAD_3，…THREAD_0)访问组织成多个可相对编址的寄存器窗的寄存器组,它们对每个线程(THREAD_3,…THREAD_0)可相对编址。

公开(公告)号：CN100351798C

公开(公告)日：2007-11-28

申请号：CN00819179.4

申请日：2000-12-08

Applicant: 英特尔公司

Inventor： G·沃尔里奇 ,  D·胡珀 ,  D·伯恩斯坦因 ,  M·J·阿迪莱塔 ,  W·威勒

IPC: G06F9/54 ,  G06F9/50

CPC classification number: G06F9/4843 ,  G06F9/3851

Abstract: 描述一种基于硬件的并行多线程处理器。处理器包括协调系统功能的通用处理器以及支持程序线程的多个微引擎。处理器还包括存储器控制系统，该控制系统具有第一存储器控制器和第二存储器控制器，所述第一存储器控制器根据把存储器访问引导到偶数存储体还是奇数存储体而对存储器访问进行分类；第二存储器控制器根据存储器访问是读出访问或写入访问而使存储器访问最优化。还描述用于分组处理的程序线程通信方案。

公开(公告)号：CN1399736A

公开(公告)日：2003-02-26

申请号：CN00815417.1

申请日：2000-08-31

Applicant: 英特尔公司

Inventor： G·沃尔里奇 ,  M·J·阿迪莱塔 ,  W·维勒 ,  D·伯恩斯坦因 ,  D·胡珀

IPC: G06F9/30

CPC classification number: G06F9/30018 ,  G06F9/3004 ,  G06F9/30058 ,  G06F9/30087 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/321 ,  G06F9/3834 ,  G06F9/3842 ,  G06F9/3851

Abstract: 描述一种如基于处理器(12)的多线程硬件处理器。处理器(12)包括计算机指令(20)，它是根据任何指令值是真或假引起指令流执行中的转移的转移指令。该指令还包括一标记，它规定在完成转移操作之前执行该转移指令后的指令的数目。

公开(公告)号：CN100474236C

公开(公告)日：2009-04-01

申请号：CN00814496.6

申请日：2000-08-31

Applicant: 英特尔公司

Inventor： G·沃尔里奇 ,  M·J·阿迪莱塔 ,  W·维勒 ,  D·伯恩斯坦因 ,  D·胡珀

IPC: G06F9/00 ,  G06F12/00

CPC classification number: G06F9/30018 ,  G06F9/3004 ,  G06F9/30058 ,  G06F9/30087 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/321 ,  G06F9/3834 ,  G06F9/3842 ,  G06F9/3851

Abstract: 本发明描述一个并行的基于硬件的多线程处理器。该处理器包括一个协调系统功能的通用处理器和支持多个硬件线程或上下文(THREAD_3，…THREAD_0)的多个微引擎。该处理器保持执行线程(THREAD_3，…THREAD_0)。该执行线程(THREAD_3，…THREAD_0)访问组织成多个可相对编址的寄存器窗的寄存器组，它们对每个线程(THREAD_3，…THREAD_0)可相对编址。

公开(公告)号：CN100342326C

公开(公告)日：2007-10-10

申请号：CN00815417.1

申请日：2000-08-31

Applicant: 英特尔公司

Inventor： G·沃尔里奇 ,  M·J·阿迪莱塔 ,  W·维勒 ,  D·伯恩斯坦因 ,  D·胡珀

IPC: G06F9/30

CPC classification number: G06F9/30018 ,  G06F9/3004 ,  G06F9/30058 ,  G06F9/30087 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/321 ,  G06F9/3834 ,  G06F9/3842 ,  G06F9/3851

Abstract: 描述一种如基于处理器(12)的多线程硬件处理器。处理器(12)包括计算机指令(20)，它是根据任何指令值是真或假引起指令流执行中的转移的转移指令。该指令还包括一标记，它规定在完成转移操作之前执行该转移指令后的指令的数目。