-
Patent Agency Ranking
公开(公告)号：CN114253603A
公开(公告)日：2022-03-29
申请号：CN202110973665.0
申请日：2021-08-24
Applicant: 英特尔公司
Abstract: 本申请公开了用于处理器中的用户空间对象一致性的系统、装置和方法。在实施例中，处理器包括：执行电路，用于执行指令；至少一个高速缓存存储器，耦合至执行电路；以及表存储元件，耦合至至少一个高速缓存存储器，表存储元件用于存储各自都用于存储在代码序列中使用的对象的对象元数据的多个条目。处理器用于使用对象元数据来提供代码序列的用户空间多对象事务原子性操作。描述并要求保护其他实施例。
-
公开(公告)号：CN114327362A
公开(公告)日：2022-04-12
申请号：CN202110858640.6
申请日：2021-07-28
Applicant: 英特尔公司
Abstract: 本申请公开了大规模矩阵重构和矩阵‑标量操作。描述了用于复制矩阵元素和对矩阵元素进行操作的装置和方法的实施例。在实施例中，一种装置包括：硬件指令解码器，用于对单条指令解码；以及执行电路，耦合至硬件指令解码器，执行电路用于执行与单条指令对应的一个或多个操作。单条指令具有用于引用源矩阵的第一表示的基址的第一操作数和用于引用目的地矩阵的第二表示的基址的第二操作数。一个或多个操作包括：将源矩阵的元素复制到目的地矩阵中的对应的位置；以及利用单个值填充目的地矩阵的空元素。
-
公开(公告)号：CN112148635A
公开(公告)日：2020-12-29
申请号：CN202010222246.9
申请日：2020-03-26
Applicant: 英特尔公司
IPC: G06F12/0837 , G06F12/0842
Abstract: 所公开的实施例涉及具有可配置高速缓存子域和跨管芯存储器一致性的系统。在一个示例中，系统包括R个机架，每个机架容纳N个节点，每个节点包括D个管芯，每个管芯包含C个核并且包含管芯阴影标签，每个核包括P个流水线并且包括核阴影标签，每个流水线与数据高速缓存和数据高速缓存标签以及X个一致性域中的一个相关联并且是不一致的或一致的，其中，每个流水线当需要读取高速缓存行时，向其相关联的数据高速缓存发出读取请求，随后，如果需要，则向其相关联的核级高速缓存发出读取请求，随后，如果需要，则向其相关联的管芯级高速缓存发出读取请求，随后，如果需要，则向被映射以保存该高速缓存行的目标管芯发出无高速缓存远程读取请求。
-
公开(公告)号：CN110647404A
公开(公告)日：2020-01-03
申请号：CN201910447713.5
申请日：2019-05-27
Applicant: 英特尔公司
IPC: G06F9/52
Abstract: 在一个实施例中，第一处理器核包括：多个执行流水线，每个执行流水线用于执行一个或多个线程的指令；多个流水线屏障电路，耦合到多个执行流水线，多个流水线屏障电路中的每一个流水线屏障电路与多个执行流水线中的一个执行流水线相关联，以维持多个屏障组的状态信息，多个屏障组中的每一个屏障组由至少两个线程形成；以及核屏障电路，用于控制多个流水线屏障电路的操作，并且用于当多个屏障组中的第一屏障组已到达第一屏障时，通知多个流水线屏障电路。描述了其他实施例，并要求它们的权利。
-
公开(公告)号：CN110321164A
公开(公告)日：2019-10-11
申请号：CN201910194720.9
申请日：2019-03-14
Applicant: 英特尔公司
Inventor： J·B·弗莱曼 , J·M·霍华德 , P·苏瑞史 , B·M·纳加桑达拉姆 , S·达克希那莫尔泰 , A·莫尔 , R·帕洛夫斯基 , S·简恩 , P·尤里卡尔 , A·M·西格哈里 , S·哈尔 , D·索马瑟科哈 , D·S·邓宁 , R·E·克利达特 , W·P·格里芬 , B·B·巴德维亚 , I·B·甘涅夫
IPC: G06F9/38
Abstract: 所公开的实施例涉及用于促进用于百亿亿次级架构的高能效计算的指令集架构。在一个实施例中，处理器包括：多个加速器核，每个加速器核都具有对应的指令集架构(ISA)；取出电路，用于取出指定加速器核中的一个加速器核的一条或多条指令；解码电路，用于对一条或多条取出的指令解码；以及发布电路，用于：将一条或多条经解码的指令转换为与所指定的加速器核对应的ISA；将一条或多条经转换的指令整理为指令分组；以及将指令分组发布至所指定的加速器核，其中，多个加速器核包括存储器引擎(MENG)、集体引擎(CENG)、队列引擎(QENG)和链管理单元(CMU)。
-
-
-
-
Search Results
5
records
(took 0.041 seconds)
