公开(公告)号：CN114646861A

公开(公告)日：2022-06-21

申请号：CN202210176650.6

申请日：2022-02-24

Applicant: 西安电子科技大学

Inventor： 王树龙 ,  康瑞 ,  薛慧敏 ,  赵银峰 ,  宋殿伟 ,  王力冉

IPC: G01R31/28

Abstract: 本发明涉及集成电路领域，具体涉及一种针对多时钟域集成电路中单固定故障模型的捕获方式。本发明对可测性设计(DFT)中的扫描技术中故障捕获方式进行优化，通过对不同时钟域的OCC电路测试阶段扫描链配置数据的改变，使得原本Merge NCP法中不相兼容的多个时钟域能够在同一捕获阶段先后进行故障响应的捕获，更加高效地产生测试向量，降低了对同一电路进行单固定故障检测所需要的测试向量数目，缓解了ATE机台存储空间的压力，降低了可测性设计(DFT)中扫描技术的测试时间，降低了芯片的测试成本。

公开(公告)号：CN114646861B

公开(公告)日：2024-09-03

申请号：CN202210176650.6

申请日：2022-02-24

Applicant: 西安电子科技大学

Inventor： 王树龙 ,  康瑞 ,  薛慧敏 ,  赵银峰 ,  宋殿伟 ,  王力冉

IPC: G01R31/28

Abstract: 本发明涉及集成电路领域，具体涉及一种针对多时钟域集成电路中单固定故障模型的捕获方式。本发明对可测性设计(DFT)中的扫描技术中故障捕获方式进行优化，通过对不同时钟域的OCC电路测试阶段扫描链配置数据的改变，使得原本Merge NCP法中不相兼容的多个时钟域能够在同一捕获阶段先后进行故障响应的捕获，更加高效地产生测试向量，降低了对同一电路进行单固定故障检测所需要的测试向量数目，缓解了ATE机台存储空间的压力，降低了可测性设计(DFT)中扫描技术的测试时间，降低了芯片的测试成本。