-
公开(公告)号：CN114819120A
公开(公告)日：2022-07-29
申请号：CN202210180230.5
申请日：2022-02-25
Applicant: 西安电子科技大学
Abstract: 本发明涉及人工智能和FPGA设计技术领域，具体涉及一种基于PYNQ平台的神经网络通用加速处理方法。本发明在原有PYNQ平台的基础上加入神经网络通用加速处理，采取多输入多输出通道的并行方法，并针对VGG‑16、tiny‑YOLOv3网络结构对其进行了优化，在实现较小的资源消耗与较低功耗的基础上，提高了神经网络的数据处理速度、性能、通用性，提升了加速性能与加速效率。
-
公开(公告)号：CN114528805A
公开(公告)日：2022-05-24
申请号：CN202210095126.6
申请日：2022-01-26
Applicant: 西安电子科技大学
IPC: G06F30/398 , G06F30/27
Abstract: 本发明涉及微电子技术领域与人工智能技术领域，具体涉及一种基于CNN网络的FDSOI器件电学特性预测方法，本发明利用CNN网络，解决了FDSOI器件电学特性的预测在传统研究过程中计算量大且耗时较长的问题，且拥有较高的准确率，提高了预测的效率。
-
公开(公告)号：CN114528805B
公开(公告)日：2025-03-14
申请号：CN202210095126.6
申请日：2022-01-26
Applicant: 西安电子科技大学
IPC: G06F30/398 , G06F30/27
Abstract: 本发明涉及微电子技术领域与人工智能技术领域，具体涉及一种基于CNN网络的FDSOI器件电学特性预测方法，本发明利用CNN网络，解决了FDSOI器件电学特性的预测在传统研究过程中计算量大且耗时较长的问题，且拥有较高的准确率，提高了预测的效率。
-
Patent Agency Ranking
公开(公告)号：CN114646861B
公开(公告)日：2024-09-03
申请号：CN202210176650.6
申请日：2022-02-24
Applicant: 西安电子科技大学
IPC: G01R31/28
Abstract: 本发明涉及集成电路领域，具体涉及一种针对多时钟域集成电路中单固定故障模型的捕获方式。本发明对可测性设计(DFT)中的扫描技术中故障捕获方式进行优化，通过对不同时钟域的OCC电路测试阶段扫描链配置数据的改变，使得原本Merge NCP法中不相兼容的多个时钟域能够在同一捕获阶段先后进行故障响应的捕获，更加高效地产生测试向量，降低了对同一电路进行单固定故障检测所需要的测试向量数目，缓解了ATE机台存储空间的压力，降低了可测性设计(DFT)中扫描技术的测试时间，降低了芯片的测试成本。
-
公开(公告)号：CN114724532A
公开(公告)日：2022-07-08
申请号：CN202210150747.X
申请日：2022-02-18
Applicant: 西安电子科技大学
Abstract: 本发明属于乐器调音技术领域，具体涉及一种基于Android的辅助乐器调音的方法。包括：首先，获取标准音频数据和比较音频数据；其次，分别从标准音频数据和比较音频数据中截取有效音频数据，得有效标准音频数据和有效比较音频数据；再次，依次对有效标准音频数据和有效比较音频数据进行滤波和归一化处理，得到处理后的有效标准音频数据和处理后的有效比较音频数据；最后，计算处理后的有效标准音频数据和处理后的有效比较音频数据之间的余弦距离，根据两者之间的余弦距离辅助乐器调音。本发明易于操作、对硬件设施没有太高要求，且识别准确率更高，为乐器调音提供更准确的参照。
-
公开(公告)号：CN114627885A
公开(公告)日：2022-06-14
申请号：CN202210182234.7
申请日：2022-02-25
Applicant: 西安电子科技大学
IPC: G10L17/26 , G10L25/51 , G06K9/00 , G06K9/62 , G06N3/04 , G06N3/08 , G10L17/02 , G10L17/04 , G10L17/18 , G10L25/18
Abstract: 本发明涉及自然语言处理领域，具体涉及一种基于ASRT算法的小样本数据集乐器识别方法。本发明在模型结构上借鉴了图像识别中效果最好的网络配置VGG，有着很强的表达能力，可以看到非常长的历史和未来信息，相比RNN在鲁棒性上更出色；在输出端可以和CTC方案可以完美结合，以实现整个模型的端到端训练，将声音波形信号直接转录为乐器的波形最终对乐器的波形进行判断输出预测的乐器类型。
-
公开(公告)号：CN114819120B
公开(公告)日：2024-07-12
申请号：CN202210180230.5
申请日：2022-02-25
Applicant: 西安电子科技大学
Abstract: 本发明涉及人工智能和FPGA设计技术领域，具体涉及一种基于PYNQ平台的神经网络通用加速处理方法。本发明在原有PYNQ平台的基础上加入神经网络通用加速处理，采取多输入多输出通道的并行方法，并针对VGG‑16、tiny‑YOLOv3网络结构对其进行了优化，在实现较小的资源消耗与较低功耗的基础上，提高了神经网络的数据处理速度、性能、通用性，提升了加速性能与加速效率。
-
公开(公告)号：CN114646861A
公开(公告)日：2022-06-21
申请号：CN202210176650.6
申请日：2022-02-24
Applicant: 西安电子科技大学
IPC: G01R31/28
Abstract: 本发明涉及集成电路领域，具体涉及一种针对多时钟域集成电路中单固定故障模型的捕获方式。本发明对可测性设计(DFT)中的扫描技术中故障捕获方式进行优化，通过对不同时钟域的OCC电路测试阶段扫描链配置数据的改变，使得原本Merge NCP法中不相兼容的多个时钟域能够在同一捕获阶段先后进行故障响应的捕获，更加高效地产生测试向量，降低了对同一电路进行单固定故障检测所需要的测试向量数目，缓解了ATE机台存储空间的压力，降低了可测性设计(DFT)中扫描技术的测试时间，降低了芯片的测试成本。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.026 seconds)
