公开(公告)号：CN114819120B

公开(公告)日：2024-07-12

申请号：CN202210180230.5

申请日：2022-02-25

Applicant: 西安电子科技大学

Inventor： 王树龙 ,  孙承坤 ,  薛慧敏 ,  赵银锋 ,  刘钰 ,  马兰 ,  刘红侠

IPC: G06N3/063 ,  G06N3/045 ,  G06F5/06 ,  G06F13/16 ,  G06F13/28

Abstract: 本发明涉及人工智能和FPGA设计技术领域，具体涉及一种基于PYNQ平台的神经网络通用加速处理方法。本发明在原有PYNQ平台的基础上加入神经网络通用加速处理，采取多输入多输出通道的并行方法，并针对VGG‑16、tiny‑YOLOv3网络结构对其进行了优化，在实现较小的资源消耗与较低功耗的基础上，提高了神经网络的数据处理速度、性能、通用性，提升了加速性能与加速效率。

公开(公告)号：CN114662227A

公开(公告)日：2022-06-24

申请号：CN202210188696.X

申请日：2022-02-28

Applicant: 西安电子科技大学

Inventor： 王树龙 ,  刘海宇 ,  赵银锋 ,  刘晨钰 ,  赵蓉 ,  马兰 ,  马浩

IPC: G06F30/17 ,  G06F30/27 ,  G06N3/04 ,  G06N3/08 ,  G06F119/02

Abstract: 本发明涉及微电子器件技术与人工智能技术领域领域，具体涉及基于神经网络的F i nFET器件性能预测及结构优化方法。本发明使用神经网络对F i nFET器件结构和电学性能之间的关系进行学习，从而可以根据F i nFET器件结构快速预测出F i nFET器件的电学性能，也可根据F i nFET器件的电学性能获得优化的F i nFET器件结构，很好地解决了传统的数值模拟方法的开发周期长、效率低、成本高的问题，满足了F i nFET器件快速发展的需求。

公开(公告)号：CN114819120A

公开(公告)日：2022-07-29

申请号：CN202210180230.5

申请日：2022-02-25

Applicant: 西安电子科技大学

Inventor： 王树龙 ,  孙承坤 ,  薛慧敏 ,  赵银锋 ,  刘钰 ,  马兰 ,  刘红侠

IPC: G06N3/063 ,  G06F5/06 ,  G06F13/16 ,  G06F13/28

Abstract: 本发明涉及人工智能和FPGA设计技术领域，具体涉及一种基于PYNQ平台的神经网络通用加速处理方法。本发明在原有PYNQ平台的基础上加入神经网络通用加速处理，采取多输入多输出通道的并行方法，并针对VGG‑16、tiny‑YOLOv3网络结构对其进行了优化，在实现较小的资源消耗与较低功耗的基础上，提高了神经网络的数据处理速度、性能、通用性，提升了加速性能与加速效率。