-
公开(公告)号:CN112511162B
公开(公告)日:2023-05-02
申请号:CN202011253698.X
申请日:2020-11-11
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
Abstract: 本发明涉及一种模拟量采集动态补偿方法及系统,该补偿方法通过实时计算晶振的实际频率与理论频率的差值,得出需要调整的采样间隔序号和间隔宽度,然后对采样间隔进行动态调整,并对采样序号进行对齐,FPGA以外接B码对时源作为秒脉冲基准,实时更新当前晶振的实际频率,并动态调整采样间隔。在本发明的技术方案中,FPGA以外接B码对时源作为秒脉冲基准,实时更新当前晶振的实际频率,并动态调整采样间隔,最大限度的保障模拟量采集的可靠稳定。
-
公开(公告)号:CN110852026A
公开(公告)日:2020-02-28
申请号:CN201911083975.4
申请日:2019-11-07
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC: G06F30/3315 , G06F30/331
Abstract: 本发明涉及一种FPGA及其时序收敛方法,属于FPGA及嵌入式开发技术领域,方法采用ODDR模块使FPGA内部同步采样时钟的路径固定,且走线延时可以预测,方便时序收敛的实现;通过全局时钟资源模块获取基准时钟,对基准时钟进行两路锁相环的时钟偏移调节,用于调整时钟与数据走线的相位关系,通过调节合适的第一时钟偏移和第二时钟偏移,使在FPGA输入数据的路径最大、最小延时范围,以及FPGA输出数据的路径最大、最小延时范围均满足一定条件,从而达到时序收敛。本发明通过两次时钟偏移分别确定了FPGA输出至从芯片的工作时钟,以及输出数据寄存器的同步时钟,分别用于提升FPGA的数据输入接口及数据输出接口的时序收敛余量,以防止发送和接收公用系统时钟导致的时序冲突。
-
公开(公告)号:CN110852026B
公开(公告)日:2023-10-20
申请号:CN201911083975.4
申请日:2019-11-07
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC: G06F30/3315 , G06F30/331
Abstract: 本发明涉及一种FPGA及其时序收敛方法,属于FPGA及嵌入式开发技术领域,方法采用ODDR模块使FPGA内部同步采样时钟的路径固定,且走线延时可以预测,方便时序收敛的实现;通过全局时钟资源模块获取基准时钟,对基准时钟进行两路锁相环的时钟偏移调节,用于调整时钟与数据走线的相位关系,通过调节合适的第一时钟偏移和第二时钟偏移,使在FPGA输入数据的路径最大、最小延时范围,以及FPGA输出数据的路径最大、最小延时范围均满足一定条件,从而达到时序收敛。本发明通过两次时钟偏移分别确定了FPGA输出至从芯片的工作时钟,以及输出数据寄存器的同步时钟,分别用于提升FPGA的数据输入接口及数据输出接口的时序收敛余量,以防止发送和接收公用系统时钟导致的时序冲突。
-
公开(公告)号:CN112511162A
公开(公告)日:2021-03-16
申请号:CN202011253698.X
申请日:2020-11-11
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
Abstract: 本发明涉及一种模拟量采集动态补偿方法及系统,该补偿方法通过实时计算晶振的实际频率与理论频率的差值,得出需要调整的采样间隔序号和间隔宽度,然后对采样间隔进行动态调整,并对采样序号进行对齐,FPGA以外接B码对时源作为秒脉冲基准,实时更新当前晶振的实际频率,并动态调整采样间隔。在本发明的技术方案中,FPGA以外接B码对时源作为秒脉冲基准,实时更新当前晶振的实际频率,并动态调整采样间隔,最大限度的保障模拟量采集的可靠稳定。
-
公开(公告)号:CN112213629A
公开(公告)日:2021-01-12
申请号:CN202011089003.9
申请日:2020-10-13
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC: G01R31/3181 , G01R31/3177 , G06F15/78
Abstract: 本发明涉及一种基于FPGA的沿变缓慢信号的检测预警方法及系统,利用沿变缓慢信号进入FPGA芯片后,会造成寄存器输出值在0与1之间随机变化的特性,根据实验分析结果,提出检测并预警这种渐变信号的方法及系统。本发明所提供的检测方法利用信号沿变缓慢造成数字信号状态不确定来检测该信号,通过大量的实验样本获得对应模型的概率分布参数,通过模型分析获得检测门限,最终给出检测结果并预警,实现了沿变缓慢信号的自动、实时检测并预警,降低了装置误动的风险,提高了继电保护装置运行的稳定性和可靠性。
-
公开(公告)号:CN112235068A
公开(公告)日:2021-01-15
申请号:CN202011095779.1
申请日:2020-10-14
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
Abstract: 本发明涉及一种用于分布式电力系统的主从机同步方法及装置,从机通过从主机下发的同步命令报文中提取绝对时间,实现对从机的晶振进行调整,从而实现从机与主机的晶振间隔同步,使得主机和从机之间不依赖对时,同时能够完成同步采样、同步定值整定的任务。
-
公开(公告)号:CN117990981A
公开(公告)日:2024-05-07
申请号:CN202211364249.1
申请日:2022-11-02
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
Abstract: 本发明属于电力系统自动化技术领域,具体涉及一种键相脉冲采集方法及系统、发电机转速计算方法及系统,包括,统计每个键相脉冲周期内的最大幅值对应的键相脉冲采样数据,得到一组最大幅值脉冲采样数据;依据最大幅值脉冲采样数据,确定键相脉冲采样数据的包络线;利用包络线确定键相脉冲采样数据中的干扰脉冲,得到有效键相脉冲数据和干扰键相脉冲数据;在有效键相脉冲数据中求取脉冲信号的最小幅值,基准电压值为k倍的基准电压值;将键相脉冲采样数据与基准电压值进行比较,以滤除干扰键相脉冲数据,输出方波信号。由此,本发明解决了现有技术中调整比较器参考电压实时性差的问题。
-
公开(公告)号:CN109474073A
公开(公告)日:2019-03-15
申请号:CN201811427984.6
申请日:2018-11-27
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
IPC: H02J13/00
Abstract: 本发明涉及一种智能变电站二次系统,该二次系统取消了原有的智能终端,将智能终端的开关位置采集功能和控制功能集成到高压开关控制器中,实现智能变电站的信号采集和控制,将GOOSE收发、规约转换功能设置在规约转换模块中来。本发明将原有的智能终端功能划分开来处理,实现特定的控制功能。这种分布式采集、控制的方法,克服传统智能变电站中智能终端开入开出信号、控制信号较多造成的可靠性较差的缺陷,提升保护控制系统的稳定性,优化了智能变电站的二次配置结构。
-
公开(公告)号:CN116886242A
公开(公告)日:2023-10-13
申请号:CN202310787982.2
申请日:2023-06-29
Applicant: 许昌许继软件技术有限公司 , 许继集团有限公司 , 许继电气股份有限公司
Abstract: 本发明涉及一种以太网pma层的迭代整形方法和系统,属于电子信息、通讯及电力系统自动化领域,以太网pma层的迭代整形方法先判断采样序列整体的占空比是否失真,对于失真的采样序列需要进一步的处理。采样序列中包括多个采样值,对每个采样值进行判断和迭代补偿,从而达到对失真的采样序列的整形。通过特征值判断采样序列的采样值需不需要迭代补偿。对失真的采样序列进行依次处理后可能没有消除失真的缺陷,因此在一次处理后要再次判断处理后的采样序列是否失真,通过循环多次对采样值的处理,达到消除采样序列失真的缺陷。从而实现对数据失真畸变的整形,提高数据的准确性。
-
公开(公告)号:CN118261097A
公开(公告)日:2024-06-28
申请号:CN202211686791.9
申请日:2022-12-26
Applicant: 许昌许继软件技术有限公司 , 许继集团有限公司 , 许继电气股份有限公司
IPC: G06F30/34
Abstract: 本发明涉及自动化及嵌入式技术领域,特别是涉及一种基于FPGA的可视模块化设计方法。本方案按照FPGA所能实现的软硬件功能创建模块元件,各模块元件的功能相互独立且均设置有相应的标准化接口,并以此建立模块元件库;然后在可视化界面选择调用对应功能的模块元件挂接在总线上并进行属性配置;将模块元件与标准化接口进行逻辑连线,生成应用程序及其对应的源码;最后根据当前所选用FPGA芯片对应的开发环境,导入源码,编译生成目标文件。该方案将FPGA设计工作划分为模块元件设计和应用程序设计两部分,实现了底层元件模块代码与实际应用的隔离,能够提高模块元件的重用性,并且生成的应用程序对应的源码具有可移植性,能够提高FPGA开发的效率。
-
-
-
-
-
-
-
-
-