-
公开(公告)号：CN114091663B
公开(公告)日：2024-07-19
申请号：CN202111428757.7
申请日：2021-11-28
Applicant: 重庆大学
Abstract: 本发明属于微处理器技术领域，具体公开一种基于脉冲神经网络的轻量级片上学习方法，对输入图像进行速率编码，将静态帧图像转成脉冲形式，每个像素点看作突触前神经元，脉冲神经网络的输出层由LIF神经元组成，其中各神经元为突触后神经元，突触前神经元和突触后神经元采用全连接方式进行连接，在脉冲神经网络的训练中，依照STDP权重更新学习规则对各突触的权重进行更新；当突触后神经元发射脉冲时，该神经元为获胜神经元，以获胜神经元为中心，根据突触后神经元突触后神经元的棋盘距离，对其他突触后神经元的膜电位进行抑制，最终得到自组织脉冲神经网络。解决了浅层脉冲网路识别率较低的问题。
-
公开(公告)号：CN117273100A
公开(公告)日：2023-12-22
申请号：CN202311248937.6
申请日：2023-09-25
Applicant: 重庆大学
Abstract: 本发明公开了一种网络结构可配置的类脑芯片架构，包括M1个宏神经计算核、元‑交叉开关阵列路由结构和输出误差计算单元，M1个宏神经计算核分别与元‑交叉开关阵列路由结构连接，元‑交叉开关阵列路由结构与输出误差计算单元连接；所述宏神经计算核之间传递的脉冲事件被编码为AER格式的AER数据包，其中AER数据包中包含发射脉冲信号的神经元的地址和时间戳；所述宏神经计算核之间通过元‑交叉开关阵列路由结构传递脉冲数据包，从宏神经计算核发出的脉冲数据包能被路由至任意宏神经计算核。本发明能够实现高速、高精度片上实时学习，同时降低了脉冲路由开销，又保证了片上网络规模的可扩展性和一定的网络映射灵活性。
-
公开(公告)号：CN117077743A
公开(公告)日：2023-11-17
申请号：CN202311048982.7
申请日：2023-08-21
Applicant: 重庆大学
Abstract: 本发明是一种基于脉冲神经网络的片上深度卷积学习系统，提出了控制器与数据处理模块分离设计的支持片上深度卷积学习的神经形态VLSI硬件架构，以及处理核负载动态分配机制，设计了高效支持卷积网络与全连接网络机构的可重构处理核与片上学习电路，实现了在极低硬件资源消耗的前提下支持片上深度卷积学习，且支持任意网络结构、运算性能配置，满足了当前边缘端设备对于高智能、高性能、高能效硬件的需求。
-
公开(公告)号：CN116562354A
公开(公告)日：2023-08-08
申请号：CN202310617384.0
申请日：2023-05-29
Applicant: 重庆大学
Abstract: 本发明涉及一种基于液体状态机的脉冲神经网络架构，包括存储层神经元阵列和学习层神经元阵列，分别用于模拟储存层和学习层；所述储存层神经元阵列包括权重生成与概率发射模块，配置为具有第一线性反馈寄存器和第二线性反馈寄存器，在突触前脉冲来临时，通过读取指定的随机数种子存储器中的随机数种子，使得第一线性反馈寄存器产生固定的随机数序列，生成突触后神经元与不同的突触前神经元的权重；所述学习层神经元阵列包括IF神经元模块、膜电位存储电路、权重存储电路、以及权重学习模块。本发明能够在高速并行计算时减少硬件资源消耗量，保证网络的性能的同时达到低硬件资源消耗的目的。
-
公开(公告)号：CN116562344A
公开(公告)日：2023-08-08
申请号：CN202310616007.5
申请日：2023-05-29
Applicant: 重庆大学
IPC: G06N3/049 , G06N3/045 , G06F18/241 , G06N3/08 , G06N3/063
Abstract: 本发明公开了一种深层脉冲神经网络模型及深层SNN片上实时学习处理器，包括输入层、L−1个隐藏层和输出层，每一层均通过突触权重与前一层完全连接；突触权重的训练方法为通过固定的随机反馈矩阵将输出层误差向量直接投影到各隐藏层；在处理训练样本的脉冲序列期间，每当输出层的IF神经元j在时间步t发射脉冲但其标签与训练样本标签不匹配时，负误差立即触发各层神经元的突触权重更新；在处理完训练样本的所有脉冲后，每个从未发射但其标签与输入样本标签匹配的输出层的IF神经元都会有一个正误差，触发各层神经元的突触权重更新；硬件基于事件驱动，采用异构双核的并行阵列和流水线电路设计。本发明具有较高的识别精度，实现快速片上学习。
-
Patent Agency Ranking
公开(公告)号：CN116050487A
公开(公告)日：2023-05-02
申请号：CN202310036522.6
申请日：2023-01-09
Applicant: 重庆大学
IPC: G06N3/06 , G06N3/0455 , G06N3/049
Abstract: 本发明公开了一种基于双模式积分点火神经元的片上脉冲编码器，包括输入像素存储器、全局调度器、脉冲仲裁器、编码模块阵列和参数寄存器；全局调度器分别与输入像素存储器、脉冲仲裁器和参数寄存器连接；编码模块阵列分别与输入像素存储器、脉冲仲裁器和参数寄存器连接；在全局调度器的控制下，脉冲编码器根据参数寄存器配置所有编码核心中神经元的模式；在每次编码运算前，输入像素存储器取出N个像素并将这N个像素同时传递给N个编码核心，N个编码核心以时分复用方式并行编码这N个像素；编码生成的所有脉冲AER数据从脉冲仲裁器串行输出。本发明具有片上实时编码能力，能够将图像像素直接编码为脉冲数据。
-
公开(公告)号：CN115115039B
公开(公告)日：2025-04-22
申请号：CN202210713374.2
申请日：2022-06-22
Applicant: 重庆大学
Abstract: 本发明公开了一种轻量级片上学习FPGA硬件架构及其设计方法，以脉冲神经网络结构为基础，结合压缩感知规则和Tempotron算法，构建轻量级脉冲神经网络，压缩感知层直接发射脉冲，并在传统的Tempotron算法中加入膜电位和Trace协同复位机制，并以事件驱动的方式进行，提高了计算效率，易于硬件实现。本发明提高了计算速度，降低了硬件资源消耗。
-
公开(公告)号：CN114943329B
公开(公告)日：2024-08-02
申请号：CN202210550195.1
申请日：2022-05-20
Applicant: 重庆大学
Abstract: 本发明公开了一种基于忆阻器的可片上强化学习脉冲GAN模型及设计方法，包括以下步骤：步骤1、选择忆阻器模型，并基于该忆阻器模型设计能实现R‑STDP学习规则的1M4T突触电路；步骤2、构建LIF神经元电路，其中，所述LIF神经元电路采用泄漏累积发射神经元；步骤3、基于1M4T突触电路和LIF神经元电路搭建完整的GAN网络电路，其中，GAN网络电路的生成器和鉴别器均为基于忆阻器crossbar的单层全连接网络，并通过奖惩信号反向传播方法对构建的GAN网络电路进行训练；步骤4、利用GAN网络电路执行图像生成任务进行功能验证。本发明所得的基于忆阻器的可片上强化学习脉冲GAN模型能够实现快速学习并节省存储资源消耗。
-
公开(公告)号：CN116629331A
公开(公告)日：2023-08-22
申请号：CN202310615882.1
申请日：2023-05-29
Applicant: 重庆大学
IPC: G06N3/063 , G06N3/0464 , G06N3/084 , G06N3/049 , G06V10/764 , G06V10/82
Abstract: 本发明涉及人工智能领域和类脑智能芯片领域，具体涉及事件驱动类型芯片中突触权重更新方法、芯片、电子设备，所述方法为：在事件驱动类型芯片的深度卷积神经网络的训练中，采用BP‑STDP学习规则对深度卷积神经网络的卷积层各突触的权重进行更新，采用DFA‑STDP学习规则对深度卷积神经网络的全连接层各突触的权重进行更新。其使得神经形态芯片能够实现最大化的并行计算，大幅度提高处理速度，提升芯片性能。
-
公开(公告)号：CN115115039A
公开(公告)日：2022-09-27
申请号：CN202210713374.2
申请日：2022-06-22
Applicant: 重庆大学
Abstract: 本发明公开了一种轻量级片上学习FPGA硬件架构及其设计方法，以脉冲神经网络结构为基础，结合压缩感知规则和Tempotron算法，构建轻量级脉冲神经网络，压缩感知层直接发射脉冲，并在传统的Tempotron算法中加入膜电位和Trace协同复位机制，并以事件驱动的方式进行，提高了计算效率，易于硬件实现。本发明提高了计算速度，降低了硬件资源消耗。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.026 seconds)
