公开(公告)号：CN119497385A

公开(公告)日：2025-02-21

申请号：CN202311038003.X

申请日：2023-08-16

Applicant: 长江存储科技有限责任公司

Inventor： 张明康 ,  肖亮 ,  申津州 ,  潘震 ,  伍术

IPC: H10B43/27 ,  H10B43/30

Abstract: 本申请实施例提供了一种半导体结构及其制备方法、存储系统、电子设备，涉及半导体芯片技术领域，旨在减小半导体结构的厚度。半导体结构的半导体层层叠的设置在堆叠结构上，沟道结构包括半导体柱，半导体柱贯穿对堆叠结构，且半导体柱伸入到半导体层内；沟道结构为多个，多个沟道结构的半导体柱伸入到半导体层内的长度相同。各沟道结构伸入到半导体层内的长度相同，与各沟道结构的长度不等，为了适应长度较大的沟道结构，而将半导体层的厚度设置的较大相比，本申请实施例提供的半导体结构可以减小半导体层的厚度，进而减小半导体结构的厚度。上述半导体结构应用于三维存储器中，以实现数据的读取和写入操作。

公开(公告)号：CN119480853A

公开(公告)日：2025-02-18

申请号：CN202311015329.0

申请日：2023-08-11

Applicant: 长江存储科技有限责任公司

Inventor： 文敏 ,  赵英程 ,  王博 ,  周成宝 ,  潘震 ,  申津州 ,  伍术

IPC: H01L23/538 ,  H01L25/00 ,  H01L21/50

Abstract: 本公开提供了一种芯片堆叠结构及其制备方法、封装结构、电子设备，涉及半导体封装技术领域，旨在改善传统半导体封装方式占用面积大的问题。芯片堆叠结构包括层叠设置的第一器件和第二器件和柔性中介层。其中，第一器件的第一表面和第二器件的第一表面相对设置且相连接，第一器件的第二表面和第二器件的第二表面相背设置。柔性中介层包括第一子部、第一连接子部和第二子部，第一连接子部连接于第一子部和第二子部之间，第一子部位于第一器件背离第二器件的一侧，第二子部位于第二器件背离第一器件的一侧。通过上述设置，有利于减小第一器件和第二器件在封装基板上占用的面积，从而减小了封装结构的面积，有利于电子设备向小型化发展。

公开(公告)号：CN119907231A

公开(公告)日：2025-04-29

申请号：CN202311423177.8

申请日：2023-10-27

Applicant: 长江存储科技有限责任公司

Inventor： 申津州 ,  潘震 ,  伍术 ,  张明康

IPC: H10B10/00

Abstract: 本发明实施例提供了一种三维存储器及其制备方法、存储系统、电子设备，涉及半导体芯片技术领域，旨在增加三维存储器的容量。本发明实施例中提供的三维存储器，中间层具有在厚度方向上的第一侧和第二侧，第一器件层位于中间层的第一侧，第一存储阵列层位于第一器件层背离中间层的一侧，第二器件层位于中间层的第二侧，第二存储阵列层位于第二器件层背离中间层的一侧，从而在中间层的厚度方向上形成层叠设置的第一存储阵列层、第一器件层、中间层、第二器件层、第二存储阵列层的五层结构，在单位面积上具有用于存储的第一存储阵列层和第二存储阵列层，增加了三维存储器的容量。