-
公开(公告)号：CN119497385A
公开(公告)日：2025-02-21
申请号：CN202311038003.X
申请日：2023-08-16
Applicant: 长江存储科技有限责任公司
Abstract: 本申请实施例提供了一种半导体结构及其制备方法、存储系统、电子设备，涉及半导体芯片技术领域，旨在减小半导体结构的厚度。半导体结构的半导体层层叠的设置在堆叠结构上，沟道结构包括半导体柱，半导体柱贯穿对堆叠结构，且半导体柱伸入到半导体层内；沟道结构为多个，多个沟道结构的半导体柱伸入到半导体层内的长度相同。各沟道结构伸入到半导体层内的长度相同，与各沟道结构的长度不等，为了适应长度较大的沟道结构，而将半导体层的厚度设置的较大相比，本申请实施例提供的半导体结构可以减小半导体层的厚度，进而减小半导体结构的厚度。上述半导体结构应用于三维存储器中，以实现数据的读取和写入操作。
-
公开(公告)号：CN118866810A
公开(公告)日：2024-10-29
申请号：CN202310499834.0
申请日：2023-04-27
Applicant: 长江存储科技有限责任公司
IPC: H01L21/768 , H10B41/20 , H10B41/35 , H10B43/20 , H10B43/35
Abstract: 本公开提供了一种半导体结构，包括：第一电介质层；半导体层；第二电介质层；贯穿硅接触结构，所述贯穿硅接触结构贯穿所述第一电介质层和所述半导体层，其中，所述贯穿硅接触结构的横截面具有非圆形的形状；以及外围接触结构，所述外围接触结构位于所述第二电介质层内，并且与所述贯穿硅接触结构耦合。
-
公开(公告)号：CN118215300A
公开(公告)日：2024-06-18
申请号：CN202310847908.5
申请日：2023-07-11
Applicant: 长江存储科技有限责任公司
Abstract: 提供了一种三维(3D)存储器装置和用于形成三维(3D)存储器装置的方法。3D存储器装置包括具有核心区域和非阵列区域的第一半导体结构。第一半导体结构包括：沟道结构的阵列，其位于核心区域中；衬底层，其从非阵列区域延伸到核心区域并且与沟道结构的阵列接触；绝缘结构，其包括沿横向方向从非阵列区域延伸到核心区域的第一部分以及沿竖直方向延伸穿过位于非阵列区域中的衬底层的第二部分，其中，绝缘结构的第二部分围绕核心区域；以及接触结构，其贯穿绝缘结构的第二部分，其中，接触结构通过绝缘结构与衬底层电绝缘。
-
公开(公告)号：CN112236858B
公开(公告)日：2024-04-05
申请号：CN202080002344.X
申请日：2020-09-02
Applicant: 长江存储科技有限责任公司
Abstract: 本公开内容提供了一种制造半导体器件的方法。该方法可以包括：面对面地键合第一管芯和第二管芯，第一管芯包括：衬底；在第一管芯的正面形成的在半导体层之上的晶体管，其中在衬底与半导体层之间具有绝缘层；以及在第一管芯的正面的延伸穿过绝缘层的第一接触结构。该方法还可以包括：使第一接触结构从第一管芯的背面暴露；从第一管芯的背面在绝缘层中形成接触孔以使半导体层暴露；以及在第一管芯的背面形成与第一接触结构连接的第一焊盘引出结构和在接触孔上与半导体层导电地连接的第二焊盘引出结构。
-
公开(公告)号：CN112802852B
公开(公告)日：2023-01-13
申请号：CN202110312416.7
申请日：2021-03-24
Applicant: 长江存储科技有限责任公司(CN)
Abstract: 本申请提供一种三维存储器及制备方法。制备方法包括：在衬底的第一侧形成沿平行于衬底的第一方向间隔分布的多个沟槽组，其中每个沟槽组都包括两个第一沟槽，两个第一沟槽在平行于衬底的、与第一方向垂直的第二方向间隔固定距离；填充多个沟槽组并覆盖衬底的表面以形成支撑层；以及在支撑层上形成叠层结构，并在叠层结构中形成栅线间隙结构，其中，栅线间隙结构贯穿叠层结构并延伸至支撑层的、位于固定距离内的部分。通过该制备方法，在衬底与栅线间隙相对的部分中加入支撑结构，可有效减少，甚至抑制衬底在三维存储器的制备过程中发生形变和塌陷。
-
Patent Agency Ranking
公开(公告)号：CN112768462B
公开(公告)日：2022-12-20
申请号：CN202110132823.X
申请日：2021-01-29
Applicant: 长江存储科技有限责任公司
IPC: H01L27/11568 , H01L27/11575 , H01L27/11582
Abstract: 本发明提供一种三维存储器及其制备方法。三维存储器的制备方法包括：提供晶圆结构，所述晶圆结构包括存储单元阵列，所述存储单元阵列包括第一衬底、第一绝缘层以及功能层，所述第一衬底包括第一表面以及与所述第一表面相对设置的第二表面，所述第一绝缘层形成在所述第一表面上，所述功能层形成在所述第二表面上；在所述第一绝缘层与所述第一衬底内形成接触孔，所述接触孔露出所述功能层；在所述接触孔内形成所述第一触点，所述第一触点与所述功能层平齐。本申请的三维存储器结构平整，三维存储器的良率较高。
-
公开(公告)号：CN115206989A
公开(公告)日：2022-10-18
申请号：CN202210808531.8
申请日：2021-05-27
Applicant: 长江存储科技有限责任公司
IPC: H01L27/11575 , H01L27/11582 , H01L21/768 , H01L23/528 , H01L23/532
Abstract: 本发明提供一种三维存储器及其制备方法。三维存储器包括：堆叠的第一绝缘层、源极层和堆叠结构，所述源极层位于第一绝缘层和所述堆叠结构之间，所述堆叠结构包括交替堆叠的导电层和层间绝缘层；穿过所述堆叠结构的沟道结构；连接层，位于所述第一绝缘层背离所述堆叠结构的一侧，并具有凸出部，所述凸出部穿过所述第一绝缘层与所述源极层电连接；所述第一绝缘层为单层绝缘层，且所述第一绝缘层与所述连接层、所述源极层均接触。本发明解决了三维存储器的制备工艺复杂，成本较高的技术问题。
-
公开(公告)号：CN115036323A
公开(公告)日：2022-09-09
申请号：CN202210532843.0
申请日：2022-05-11
Applicant: 长江存储科技有限责任公司
IPC: H01L27/11568 , H01L27/11573 , H01L27/11582
Abstract: 本申请提供了一种半导体结构及其制备方法、存储器系统。该半导体结构的制备方法包括：形成与电介质层的表面接触的缓冲层；在缓冲层远离电介质层的表面形成非晶硅层；以及通过激光退火工艺，将非晶硅层转化为多晶硅层；其中，电介质层材料的热膨胀系数α1和多晶硅层材料的热膨胀系数α2满足：|α1‑α2|≥2×10‑61/K。
-
公开(公告)号：CN112216609B
公开(公告)日：2022-07-26
申请号：CN202011001472.0
申请日：2020-09-22
Applicant: 长江存储科技有限责任公司
IPC: H01L21/324 , H01L21/60 , H01L27/1157 , H01L27/11582
Abstract: 本发明提供一种减小晶圆翘曲的方法及晶圆键合方法，本发明的方法对在不同方向上存在翘曲度差异的晶圆，确定所述晶圆在不同方向上的翘曲度，并根据不同方向上的所述翘曲值，沿不同方向或者在晶圆的不同区域采用不同的退火策略对所述晶圆进行退火。例如，对晶圆沿某一个方向进行退火，或者在不同方向上设定不同的退火温度进行退火。通过上述不同的退火策略，调整晶圆不同方向上的应力，补偿晶圆不同方向上的翘曲度，使晶圆形状趋于平面化，最终满足加工及器件需求。另外，上述方法可以通过APC实现，只需要对退火策略进行调整便可实现，无需增加额外的步骤或者制程时间，可以实现量产，并且有利于降低生产成品。
-
公开(公告)号：CN114446989A
公开(公告)日：2022-05-06
申请号：CN202210126669.X
申请日：2022-02-10
Applicant: 长江存储科技有限责任公司
IPC: H01L27/11575 , H01L27/11582
Abstract: 本公开提供了一种存储器结构、其制作方法、三维存储器及存储系统。该存储器结构包括：表面具有存储器阵列的第一衬底，第一衬底表面具有核心区域和外围电路区域，外围电路区域环绕核心区域，存储器阵列位于核心区域中；多个间隔设置的介电隔离结构，各介电隔离结构贯穿位于核心区域与外围电路区域之间的第一衬底，且各介电隔离结构环绕核心区域；介电连接部，贯穿第一衬底，且介电连接部连接相邻的介电隔离结构。上述存储器结构中具有多个间隔设置的介电隔离结构，且通过介电连接部连接，从而在介电隔离结构存在断开缺陷的情况下，能够通过介电连接部连接将核心区域和外围电路区域彻底隔离，从而减少缺陷引发的漏电问题，提高产品的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
107
records
(took 0.197 seconds)
