一种主/从CPU的高速主控系统

    公开(公告)号:CN112097841B

    公开(公告)日:2023-11-24

    申请号:CN202010844596.9

    申请日:2020-08-20

    Abstract: 本发明提出了一种主/从CPU的高速主控系统,通过设置主从CPU架构,主CPU模块主要负责成像与成像结果的处理和传递,从CPU模块主要负责数据的采集与敏感场的优化,这两部分工作相对独立,将原本一个CPU的工作交给两个CPU承担,减少一个CPU的工作量,提高数据获取速度以及成像速度;从CPU模块实时采集敏感场的灵敏度,并基于灵敏度建立灵敏度矩阵,通过敏感场优化算法约束灵敏度矩阵的取值范围,降低同一扫描方向上灵敏度值的差异性,进而增强传感器中心区域的灵敏度,降低灵敏度矩阵的病态和正问题模化误差,降低重建误差;敏感场优化算法在从CPU中完成,不会降低主CPU的成像速度。

    一种主/从CPU的高速主控系统

    公开(公告)号:CN112097841A

    公开(公告)日:2020-12-18

    申请号:CN202010844596.9

    申请日:2020-08-20

    Abstract: 本发明提出了一种主/从CPU的高速主控系统,通过设置主从CPU架构,主CPU模块主要负责成像与成像结果的处理和传递,从CPU模块主要负责数据的采集与敏感场的优化,这两部分工作相对独立,将原本一个CPU的工作交给两个CPU承担,减少一个CPU的工作量,提高数据获取速度以及成像速度;从CPU模块实时采集敏感场的灵敏度,并基于灵敏度建立灵敏度矩阵,通过敏感场优化算法约束灵敏度矩阵的取值范围,降低同一扫描方向上灵敏度值的差异性,进而增强传感器中心区域的灵敏度,降低灵敏度矩阵的病态和正问题模化误差,降低重建误差;敏感场优化算法在从CPU中完成,不会降低主CPU的成像速度。

Patent Agency Ranking