-
公开(公告)号：CN103703508B
公开(公告)日：2016-06-01
申请号：CN201280036494.8
申请日：2012-07-25
Applicant: 高通股份有限公司
CPC classification number: G01R31/3177 , G06F1/04 , G09G5/006 , G09G2350/00 , G09G2370/12
Abstract: 用于在不产生高速位时钟的情况下测试高速数据路径的系统和方法包含从多个数据路径中选择第一高速数据路径进行测试。在所述多个数据路径中的其余数据路径中的一者或一者以上上驱动一致时钟数据样式，其中所述一致时钟数据样式与低速基础时钟一致。通过所述一致时钟数据样式对所述第一高速数据路径进行取样以产生经取样第一高速数据路径，接着以所述低速基础时钟的速度对所述经取样第一高速数据路径进行测试。
-
公开(公告)号：CN102150214B
公开(公告)日：2014-05-07
申请号：CN200980135343.6
申请日：2009-09-01
Applicant: 高通股份有限公司
Inventor： 阿诺什·B·达维埃尔瓦拉 , 钟成 , 朴东奎 , 穆罕默德·哈桑·阿布-拉赫马 , 迈赫迪·哈米迪·萨尼 , 杨赛森
CPC classification number: G11C11/1673
Abstract: 在特定实施例中，揭示一种存储器装置(100)，其包括存储器单元(226)，所述存储器单元(226)包括耦合到存取晶体管(230)的基于电阻的存储器元件(228)。所述存取晶体管具有第一氧化物厚度以使所述存储器单元能够在操作电压下操作。所述存储器装置还包括第一放大器(202)，所述第一放大器(202)经配置以将所述存储器单元耦合到大于电压限值的供应电压(Vamp)以基于穿过所述存储器单元的电流产生数据信号。所述第一放大器包括箝位晶体管(216)，所述箝位晶体管(216)具有大于所述第一氧化物厚度的第二氧化物厚度。所述箝位晶体管经配置以防止所述存储器单元处的所述操作电压超过所述电压限值。
-
公开(公告)号：CN103703508A
公开(公告)日：2014-04-02
申请号：CN201280036494.8
申请日：2012-07-25
Applicant: 高通股份有限公司
CPC classification number: G01R31/3177 , G06F1/04 , G09G5/006 , G09G2350/00 , G09G2370/12
Abstract: 用于在不产生高速位时钟的情况下测试高速数据路径的系统和方法包含从多个数据路径中选择第一高速数据路径进行测试。在所述多个数据路径中的其余数据路径中的一者或一者以上上驱动一致时钟数据样式，其中所述一致时钟数据样式与低速基础时钟一致。通过所述一致时钟数据样式对所述第一高速数据路径进行取样以产生经取样第一高速数据路径，接着以所述低速基础时钟的速度对所述经取样第一高速数据路径进行测试。
-
公开(公告)号：CN101925961B
公开(公告)日：2014-02-12
申请号：CN200880125502.X
申请日：2008-12-19
Applicant: 高通股份有限公司
Inventor： 杨赛森 , 钟成 , 朴东奎 , 穆罕默德·H·阿布-拉赫马
IPC: G11C11/16
CPC classification number: G11C11/1675 , G11C11/1659 , G11C11/1673
Abstract: 在特定实施例中，一种存储器装置包含第一存储器单元和第二存储器单元。所述存储器装置还包含：第一位线，其与所述第一存储器单元相关联；以及第二位线，其与所述第二存储器单元相关联。所述存储器装置还包含源极线，其耦合到所述第一存储器单元且耦合到所述第二存储器单元。所述存储器单元可由具有选择场效应晶体管的自旋转移矩磁致电阻存储器单元形成。所述存储器单元还可形成为互补单元对。对半选择单元供电或在其上供电以防止读取干扰。
-
公开(公告)号：CN102227776A
公开(公告)日：2011-10-26
申请号：CN200980147666.7
申请日：2009-12-07
Applicant: 高通股份有限公司
Inventor： 朴东奎 , 阿诺什·B·达维埃尔瓦拉 , 钟成 , 穆罕默德·哈桑·索利曼·阿布-拉赫马 , 杨赛森
CPC classification number: G11C7/22 , G11C7/06 , G11C11/1673 , G11C11/1693 , G11C2207/065 , G11C2207/2281
Abstract: 本发明揭示在读取磁性随机存取存储器(MRAM)装置时插入可选择延迟的电路、设备及方法。一种电路包括：读出放大器(160)，其具有第一输入(162)、第二输入(164)及启用输入(166)；第一放大器(132)，其耦合到基于磁阻的存储器单元(112)的输出；第二放大器(134)，其耦合到所述单元的参考输出；及可数字控制放大器(136)，其耦合到类似于所述MRAM的所述单元的追踪电路单元(116)。所述读出放大器的所述第一输入耦合到所述第一放大器，所述读出放大器的所述第二输入耦合到所述第二放大器，且所述启用输入经由逻辑电路(150)耦合到所述第三可数字控制放大器。一旦所述读出放大器经由所述逻辑电路从所述可数字控制放大器接收到启用信号(152)，所述读出放大器随即可基于从所述基于磁阻的存储器单元的所述输出及参考单元接收的经放大值而产生输出值。
-
Patent Agency Ranking
公开(公告)号：CN101925961A
公开(公告)日：2010-12-22
申请号：CN200880125502.X
申请日：2008-12-19
Applicant: 高通股份有限公司
Inventor： 杨赛森 , 钟成 , 朴东奎 , 穆罕默德·H·阿布-拉赫马
IPC: G11C11/16
CPC classification number: G11C11/1675 , G11C11/1659 , G11C11/1673
Abstract: 在特定实施例中，一种存储器装置包含第一存储器单元和第二存储器单元。所述存储器装置还包含：第一位线，其与所述第一存储器单元相关联；以及第二位线，其与所述第二存储器单元相关联。所述存储器装置还包含源极线，其耦合到所述第一存储器单元且耦合到所述第二存储器单元。所述存储器单元可由具有选择场效应晶体管的自旋转移矩磁致电阻存储器单元形成。所述存储器单元还可形成为互补单元对。对半选择单元供电或在其上供电以防止读取干扰。
-
公开(公告)号：CN106023950A
公开(公告)日：2016-10-12
申请号：CN201610304808.8
申请日：2012-07-25
Applicant: 高通股份有限公司
IPC: G09G5/00
CPC classification number: G01R31/3177 , G06F1/04 , G09G5/006 , G09G2350/00 , G09G2370/12
Abstract: 本申请涉及在没有高速位时钟情况下的高速数据测试。用于在不产生高速位时钟的情况下测试高速数据路径的系统和方法包含从多个数据路径中选择第一高速数据路径进行测试。在所述多个数据路径中的其余数据路径中的一者或一者以上上驱动一致时钟数据样式，其中所述一致时钟数据样式与低速基础时钟一致。通过所述一致时钟数据样式对所述第一高速数据路径进行取样以产生经取样第一高速数据路径，接着以所述低速基础时钟的速度对所述经取样第一高速数据路径进行测试。
-
公开(公告)号：CN102687095A
公开(公告)日：2012-09-19
申请号：CN201080045112.9
申请日：2010-10-07
Applicant: 高通股份有限公司
CPC classification number: G06F1/3278 , G06F1/1632 , G06F1/266 , G06F1/3203 , G06F1/3206 , G06F1/3281 , G06F11/2289 , G06F11/3041 , G06F11/3048 , G06F11/3051 , G06F11/3089 , G06F13/4022 , G06F13/4081 , Y02D10/151 , Y10T307/76
Abstract: 本发明揭示用于热插塞检测HPD的功率节省。在特定实施例中，一种方法包括在可连接到储集装置的源装置处检测所述源装置经由连接器到所述储集装置的连接。所述源装置包括DC电压源，且在不消耗来自所述DC电压源的功率的情况下检测所述连接。
-
公开(公告)号：CN102420011A
公开(公告)日：2012-04-18
申请号：CN201110379145.3
申请日：2004-04-02
Applicant: 高通股份有限公司
Inventor： 陈楠 , 钟成 , 迈赫迪·哈米迪·萨尼
IPC: G11C11/4074 , G11C11/413
CPC classification number: G11C11/4074 , G11C11/413 , G11C2207/2227
Abstract: 本发明涉及集成电路及其操作方法，存储器，无线装置及设备。本发明提供一种CMOS集成电路(例如，SRAM或DRAM)，其被分成一核心块、一外围块和一保留块。所述核心块包括在所有时刻都被通电的电路(例如，存储单元)且直接耦接到电源和电路接地端。所述外围块包括可被通电或断电且通过一个头开关(head switch)耦接到电源和/或通过一个脚开关(foot switch)耦接到电路接地端的电路。可用高阈电压(高Vt)FET装置建构所述开关和所述核心块以减少泄漏电流。可用低Vt FET装置建构所述外围块以进行高速操作。所述保留块包括将信号线(例如，字线)保持在一预定的电平上的电路(例如上拉装置(pull-up device))，以便当所述外围块断电时可保持所述核心块的内部状态。
-
公开(公告)号：CN102150214A
公开(公告)日：2011-08-10
申请号：CN200980135343.6
申请日：2009-09-01
Applicant: 高通股份有限公司
Inventor： 阿诺什·B·达维埃尔瓦拉 , 钟成 , 朴东奎 , 穆罕默德·哈桑·阿布-拉赫马 , 迈赫迪·哈米迪·萨尼 , 杨赛森
CPC classification number: G11C11/1673
Abstract: 在特定实施例中，揭示一种存储器装置(100)，其包括存储器单元(226)，所述存储器单元(226)包括耦合到存取晶体管(230)的基于电阻的存储器元件(228)。所述存取晶体管具有第一氧化物厚度以使所述存储器单元能够在操作电压下操作。所述存储器装置还包括第一放大器(202)，所述第一放大器(202)经配置以将所述存储器单元耦合到大于电压限值的供应电压(Vamp)以基于穿过所述存储器单元的电流产生数据信号。所述第一放大器包括箝位晶体管(216)，所述箝位晶体管(216)具有大于所述第一氧化物厚度的第二氧化物厚度。所述箝位晶体管经配置以防止所述存储器单元处的所述操作电压超过所述电压限值。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.039 seconds)
