公开(公告)号：CN101447452A

公开(公告)日：2009-06-03

申请号：CN200810173274.5

申请日：2008-10-31

Applicant: OKI半导体株式会社

Inventor： 成田匡 ,  大岛胜雄

IPC: H01L21/822 ,  H01L21/762 ,  H01L21/00

CPC classification number: H01L21/76224 ,  H01L21/823481 ,  Y10S438/975

Abstract: 本发明提供一种半导体器件的制造方法，在半导体器件的制造中可削减制造成本，并且总是能够确保充分的对准精度。根据本发明的制造方法，在半导体基板上，形成多个元件隔离用沟槽和多个对准标记用沟槽，并在形成有该两种沟槽的半导体基板上层叠氧化膜，并且进行使用了遮盖该元件隔离用沟槽的抗蚀剂掩模的蚀刻，将层叠于有源区域的氧化膜和层叠于该对准标记用沟槽内部的氧化膜几乎全部去除。接着，通过对去除了该氧化膜的半导体基板的面进行研磨，使层叠于该元件隔离用沟槽而残留的氧化膜平坦化，按照每个上述半导体元件来隔离该有源区域，并进行抗蚀剂掩模的定位，以使用该对准标记用沟槽来形成该半导体元件。