-
公开(公告)号:CN100571030C
公开(公告)日:2009-12-16
申请号:CN200310120320.2
申请日:2003-12-11
Applicant: TDK株式会社
IPC: H03H9/17
CPC classification number: H03H9/175 , H03H3/04 , H03H9/02102 , H03H9/02149 , H03H9/174 , H03H9/605 , H03H9/706 , H03H2003/0407
Abstract: 压电谐振滤波器包括一组串联谐振器和一组并联谐振器,以便形成梯形滤波器电路。每个谐振器具有带压电特性的压电薄膜(15),和被布置在所述压电薄膜(15)的相反表面上的下部电极和上部电极(14和16),用于施加激励电压到压电薄膜(15)。该并联谐振器组呈现滤波器中的低频端衰减极端值,而串联谐振器组呈现滤波器中的高频端衰减极端值。串联谐振器组和并联谐振器组的至少一个谐振器具有温度补偿层(20),用来使得谐振频率的温度系数接近于零。在串联谐振器组中的温度补偿层(20)的厚度不同于在并联谐振器组中的温度补偿层(20)的厚度。
-
公开(公告)号:CN1757158A
公开(公告)日:2006-04-05
申请号:CN200480006162.0
申请日:2004-03-26
Applicant: TDK株式会社
Abstract: 本发明中的薄膜压电谐振器的制造方法,是在以覆盖形成在基体(2)之上的下部电极(3)的方式在基体(2)之上形成了压电膜(4)之后,将用于形成上部电极(6)的电极材料层(6b)形成在比压电膜(4)更靠近上侧的位置上,在电极材料层(6b)之上形成了规定形状的掩模之后,通过蚀刻电极材料层(6b)而形成上部电极(6),从而制造薄膜压电谐振器(1)之际,在形成电极材料层(6b)的工序之前,在蚀刻电极材料层(6b)时,以覆盖压电膜(4)中至少上部电极(6)的非形成部位的方式形成用于保护压电膜(4)的保护层(5),之后以覆盖保护层(5)的方式形成电极材料层(6b)。
-
-
-
公开(公告)号:CN1507152A
公开(公告)日:2004-06-23
申请号:CN200310120320.2
申请日:2003-12-11
Applicant: TDK株式会社
IPC: H03H9/17
CPC classification number: H03H9/175 , H03H3/04 , H03H9/02102 , H03H9/02149 , H03H9/174 , H03H9/605 , H03H9/706 , H03H2003/0407
Abstract: 压电谐振滤波器包括一组串联谐振器和一组并联谐振器,以便形成梯形滤波器电路。每个谐振器具有带压电特性的压电薄膜(15),和被布置在所述压电薄膜(15)的相反表面上的下部电极和上部电极(14和16),用于施加激励电压到压电薄膜(15)。该并联谐振器组呈现滤波器中的低频端衰减极端值,而串联谐振器组呈现滤波器中的高频端衰减极端值。串联谐振器组和并联谐振器组的至少一个谐振器具有温度补偿层(20),用来使得谐振频率的温度系数接近于零。在串联谐振器组中的温度补偿层(20)的厚度不同于在并联谐振器组中的温度补偿层(20)的厚度。
-
公开(公告)号:CN1386320A
公开(公告)日:2002-12-18
申请号:CN01802166.2
申请日:2001-05-23
Applicant: TDK株式会社
CPC classification number: H03H9/02094 , H03H3/04 , H03H9/605 , H03H2003/0435 , H03H2003/0457
Abstract: 电气滤波器具有包括串联和并联排列的作业区域(L)不同的电极(24,25)和厚度(T)不同的压电层(23)的多个薄膜体波谐振器(10,11)。
-
公开(公告)号:CN1205742C
公开(公告)日:2005-06-08
申请号:CN01802166.2
申请日:2001-05-23
Applicant: TDK株式会社
CPC classification number: H03H9/02094 , H03H3/04 , H03H9/605 , H03H2003/0435 , H03H2003/0457
Abstract: 电气滤波器具有包括串联和并联排列的作业区域(L)不同的电极(24,25)和厚度(T)不同的压电层(23)的多个薄膜体波谐振器(10,11)。
-
-
-
-
-
-
-