高效可靠传输控制方法和系统

    公开(公告)号:CN109347607A

    公开(公告)日:2019-02-15

    申请号:CN201811208877.4

    申请日:2018-10-17

    CPC classification number: H04L1/1607 H04L1/1809 H04L1/1874

    Abstract: 本发明属于高速网络互连技术领域,具体提供一种高效可靠传输控制方法和系统,该传输控制方法包括:将待发送数据进行区块划分;将划分后的数据进行存储;将每个区块的数据组成N个数据包;将数据包按照顺序进行发送;对区块数据包进行检测;根据检测结果,确定是进行数据重传还是进入下一个进程。本发明使用多个区块顺序循环存储数据,并且区块大小、个数可以动态配置,提高了灵活性与高效性,并且只需要在一个区块数据接收后再进行检测,并不需要接收端或者发送端对每个数据包或者数据返回包进行检测,提高了传输效率并保障了可靠性,同时断点重传机制可以根据统计信息来进行进程决策,若发生丢包,只发送丢掉的数据包,提高了传输效率。

    信息发送失败缓冲方法以及装置

    公开(公告)号:CN107528677A

    公开(公告)日:2017-12-29

    申请号:CN201710946262.0

    申请日:2017-10-11

    Inventor: 袁振珲

    CPC classification number: H04L1/1874 H04L1/1887

    Abstract: 本发明提供了一种信息发送失败缓冲方法以及装置,该方法包括:客户端获取发送失败的信息;在所述信息的当前重发次数不为零时,所述客户端每隔预设时间间隔重发所述信息,并将所述当前重发次数减一;在判断所述信息重发失败且所述当前重发次数为零时,所述客户端认定所述信息发送失败,且丢弃所述信息。该方法对发送信息时可能出现发送失败的情况做出了处理,通过将信息写入发送失败缓冲区的方式,在不干扰后续帧发送的情况下周期性的对发送失败缓冲区的数据进行重发,在信道情况较复杂,多个节点使用同一信道同时发送信息的情况下,网络状况和数据包的碰撞情况都得到了明显的改善。

    对编码器输出缓存器使用线性存储模型的装置和方法

    公开(公告)号:CN103401634B

    公开(公告)日:2017-04-19

    申请号:CN201310262767.7

    申请日:2008-12-05

    CPC classification number: H04L1/1812 H04L1/0052 H04L1/1874

    Abstract: 公开了用于对编码器输出缓存使用线性存储模型的装置和方法。该装置和方法通过将具有要由编码器编码的N个顺序帧的编码器操作划分为各自被指定用于单个帧传输的N个编码器操作(诸如在具有多个帧的扩展帧传输的情形中)来实施线性存储输出缓存。N个编码器操作的比特随后被顺序地缓存在编码器输出缓存器中,其中N个编码器操作中的每个经缓存编码器操作的比特从缓存器被读出到多路复用器引擎,而这N个编码器操作中的下一编码器操作的比特正被存储到编码器输出缓存器中。

Patent Agency Ranking