侧栅半导体-超导体混合器件
    1.
    发明公开

    公开(公告)号:CN115428156A

    公开(公告)日:2022-12-02

    申请号:CN202080099435.X

    申请日:2020-03-31

    Abstract: 侧栅半导体‑超导体混合器件。一方面提供了半导体‑超导体混合器件,包括衬底(310)、布置在衬底(310)上的第一半导体部件(312)、布置成能够提供与第一半导体部件进行能级杂化的超导体部件(316)、以及被布置为用于选通第一半导体部件的栅极电极的第二半导体部件(321a)。另一方面提供了一种半导体‑超导体混合器件,包括:衬底;半导体部件,布置在衬底上;栅极电极,用于选通半导体部件;以及超导体部件,能够与半导体部件进行能级杂化;其中栅极电极布置在衬底中的通道中。还提供了制造半导体‑超导体混合器件的方法。

    制造栅极的方法
    2.
    发明公开

    公开(公告)号:CN115362553A

    公开(公告)日:2022-11-18

    申请号:CN202080099443.4

    申请日:2020-03-30

    Abstract: 一种制造半导体‑超导体纳米线的方法,包括:在衬底(11)的沟槽上方形成具有第一开口的第一非晶掩模;通过选择性区域生长在第一开口中形成单晶导电材料(13),从而在衬底的沟槽中形成纳米线(15、16)的栅极;在衬底(11)和栅极(13)上方形成第二掩模,第二掩模也是非晶的并且具有第二开口的图案;在第二开口中形成绝缘晶体缓冲层(15);通过选择性区域生长在第二开口(15)中的缓冲层上形成晶体半导体材料(16)以形成纳米线的芯,其中栅极(13)在衬底(11)的平面中与芯(16)相交;以及在每个芯的至少部分上方形成超导材料涂层。

    量子芯片及量子计算机

    公开(公告)号:CN115249070A

    公开(公告)日:2022-10-28

    申请号:CN202211158061.1

    申请日:2022-09-22

    Abstract: 本申请公开了一种量子芯片及量子计算机,属于量子计算技术领域。所述量子芯片,包括:超导量子比特电路,所述超导量子比特电路形成包围第一区域的第一部分电路和包围第二区域的第二部分电路;以及,与所述超导量子比特电路耦合的磁通调控信号线,磁通调控信号线施加的调控信号在所述第一部分电路和所述第二部分电路获得方向相反的感应电流。本申请提供的量子芯片,有助于抑制调控磁通的噪声对量子比特调控的影响。

    一种基于VN的SNS约瑟夫森结及其制备方法

    公开(公告)号:CN114824054A

    公开(公告)日:2022-07-29

    申请号:CN202210226254.X

    申请日:2022-03-09

    Inventor: 张露 陈垒 王镇

    Abstract: 本发明提供一种基于VN的SNS约瑟夫森结及其制备方法,该基于VN的SNS约瑟夫森结的制备方法包括以下步骤,提供一衬底,采用直流反应磁控溅射于衬底上形成包括NbN底层膜、VN势垒层及NbN顶层膜的功能材料层,刻蚀功能材料层以形成包括底电极、VN结势垒层及顶电极的功能层,并形成覆盖功能层的显露表面及衬底的上表面的隔离层,于隔离层上形成第一接触孔及第二接触孔,并形成覆盖隔离层及填充第一接触孔与第二接触孔的配线层,刻蚀配线层以形成第一配线部及第二配线部。本发明通过采用直流反应磁控溅射方法形成低温下呈金属性的VN势垒层,以得到平整度高、成分稳定、电阻率稳定及均匀性好的VN结势垒层,提升约瑟夫森结的质量。

    半导体-铁磁绝缘体-超导体混合器件

    公开(公告)号:CN114747014A

    公开(公告)日:2022-07-12

    申请号:CN201980102748.3

    申请日:2019-12-05

    Abstract: 半导体‑铁磁绝缘体‑超导体混合器件。一种半导体‑铁磁绝缘体‑超导体混合器件(200)包括半导体组件(20)、铁磁绝缘体组件(24)和超导体组件(22)。所述半导体组件具有至少三个刻面(a、b、c)。所述铁磁绝缘体组件被布置在第一刻面和第二刻面上。所述超导体组件被布置在第三刻面上并且在至少所述第二刻面上的所述铁磁绝缘体组件上方延伸。所述器件对于生成马约喇纳零模式是有用的,所述马约喇纳零模式对于量子计算是有用的。还提供了一种制造所述器件的方法以及在所述器件中诱发拓扑行为的方法。

    一种满足大晶圆尺寸的约瑟夫森结、制备方法和用途

    公开(公告)号:CN114447204B

    公开(公告)日:2022-07-12

    申请号:CN202210371353.7

    申请日:2022-04-11

    Abstract: 本发明提供了一种满足大晶圆尺寸的约瑟夫森结、制备方法和用途,在衬底上制备Ta(110)膜,光刻制备超导电路结构,掩膜光刻形成下电极Ta(110)层,下电极Ta(110)层表面制备Ta2O5氧化层作为中间层,掩膜光刻形成上电极Ta(110)层,制备得到所述的约瑟夫森结。本发明以Ta(110)超导薄膜作为约瑟夫森结的下电极和上电极,其表面的Ta2O5氧化层具有致密、稳定等特点,可采用食人鱼溶液进行钝化、优化,进一步去除光刻残胶,并保证超导电路结构及约瑟夫森结的稳定,具有工艺步骤简洁、稳定可控、集成度高等特点,可制备满足大晶圆尺寸范围内均一、稳定的约瑟夫森结,适用于不同面积的约瑟夫森结的调控。

    电感可调的超导量子器件及其制备方法

    公开(公告)号:CN112038479B

    公开(公告)日:2022-06-24

    申请号:CN202010922048.3

    申请日:2020-09-04

    Abstract: 本发明提供一种电感可调的超导量子器件及其制备方法,器件包括:衬底、金属电阻层、第一绝缘层、第一超导薄膜层、第二绝缘层和第二超导薄膜层,第一超导薄膜层被刻蚀形成超导量子器件的环路和引线结构,第二超导薄膜层被刻蚀形成约瑟夫森结区、第三绝缘层、第三超导薄膜层,其厚度小于其穿透深度,其被刻蚀形成输入线圈、第四绝缘层,其形成有第二过孔,用于连接金属电阻层和引出约瑟夫森结的顶电极、第四超导薄膜层,其被刻蚀形成配线层、反馈线圈和引线管脚。本发明将超导体动态电感引入到超导量子器件输入电感设计中,有效解决了目前几何电感带来的分布电容大、集成度低、大电感不易实现、且环路电感Ls难减小等问题。

    一种基于MoN的SNS约瑟夫森结及其制备方法

    公开(公告)号:CN114566588A

    公开(公告)日:2022-05-31

    申请号:CN202210245977.4

    申请日:2022-03-09

    Inventor: 张露 陈垒 王镇

    Abstract: 本发明提供一种基于MoN的SNS约瑟夫森结及其制备方法,该基于MoN的SNS约瑟夫森结的制备方法包括以下步骤,提供一衬底,于衬底上形成层叠的NbN底层膜、MoN势垒层及NbN顶层膜的功能材料层,其中,采用直流反应磁控溅射法形成MoN势垒层,刻蚀功能材料层以形成底电极、MoN结势垒层及顶电极,并形成覆盖底电极、MoN结势垒层及顶电极显露表面的隔离层,于隔离层上形成第一接触孔及第二接触孔,并形成覆盖隔离层及填充第一接触孔与第二接触孔的配线层,刻蚀配线层以形成第一配线部及第二配线部。本发明通过采用直流反应磁控溅射的方法形成MoN势垒层,得到电阻率稳定的MoN势垒层,提升了约瑟夫森结的质量。

    测试器件以及采用测试器件进行测试的测试方法

    公开(公告)号:CN114200282B

    公开(公告)日:2022-05-31

    申请号:CN202210139809.7

    申请日:2022-02-16

    Inventor: 邓昊

    Abstract: 本发明公开了一种测试器件以及采用测试器件进行测试的测试方法。其中,该器件包括:第一共面波导和第二共面波导,第一共面波导包括第一中心导体带和位于第一中心导体带两侧的第二边缘接地带,第二共面波导包括第二中心导体带和位于第二中心导体带两侧的第二边缘接地带,位于第一中心导体带两侧的第一边缘接地带与位于第二中心导体带两侧的第二边缘接地带为一体,第一中心导体带与第二中心导体带之间预留有用于连接待测约瑟夫森结的目标位置,第一共面波导和第二共面波导组合形成测试器件的第一谐振腔。本发明解决了由于无法对约瑟夫森结的不同损耗机制进行定量区分测量造成的难以针对性地改进约瑟夫森结的技术问题。

Patent Agency Ranking