本发明公开了一种基于AXI总线的多DDR控制器管理系统，包括N个(N>0)DDR控制器、N个(N>0)交换开关、M个(M>0)端口适配器，所述端口适配器用于将用户端的读写操作信号按照带宽平均分配的原则通过全通网络和交换开关转换为一个DDR控制器的读写操作信号；所述交换开关用于通过全通网络和端口适配器对L个(L>0)用户端的读写地址和数据进行交换和仲裁，输出仲裁后的读写地址和数据信号给DDR控制器；所述DDR控制器根据所述读写控制信号对所控制的DDR芯片进行读写访问操作。本发明具备高效的多DDR读写访问的仲裁和带宽均衡能力和标准的AXI接口，用户可以通过标准接口方便地进行多DDR访问，能够满足雷达信号处理领域的FPGA开发需求。