-
公开(公告)号：CN104981897A
公开(公告)日：2015-10-14
申请号：CN201480007925.7
申请日：2014-01-17
Applicant: 住友电气工业株式会社
IPC: H01L21/336 , H01L29/06 , H01L29/12 , H01L29/78
CPC classification number: H01L21/0455 , H01L21/02123 , H01L21/02164 , H01L21/0217 , H01L21/0223 , H01L21/02255 , H01L21/02271 , H01L21/0332 , H01L21/046 , H01L21/0465 , H01L21/31144 , H01L21/324 , H01L29/0619 , H01L29/1608 , H01L29/66053 , H01L29/66068 , H01L29/7827
Abstract: 制造碳化硅半导体器件(100)的方法包括以下步骤。准备碳化硅衬底(10)。形成与碳化硅衬底(10)的第一主表面(10a)相接触的第一掩模层(1)。第一掩模层(1)包括与第一主表面(10a)相接触地布置的第一层(1a)，与第一层相接触地布置的且由不同于第一层的材料制成的蚀刻停止层(1b)，和与蚀刻停止层的和接触第一层的表面相反的表面相接触地布置的第二层(1c)。通过蚀刻第二层(1c)和蚀刻停止层(1b)，在第一掩模层(1)中形成凹进部(9)。使用具有凹进部(9)的第一掩模层(1)，在碳化硅衬底(10)中形成第一杂质区(14)。第一掩模层不包含金属元素。因此，能够提供能抑制金属污染的制造碳化硅半导体器件的方法。
-
公开(公告)号：CN104603915A
公开(公告)日：2015-05-06
申请号：CN201380044909.0
申请日：2013-09-10
Applicant: 住友电气工业株式会社
IPC: H01L21/28 , H01L21/336 , H01L21/768 , H01L23/522 , H01L29/12 , H01L29/417 , H01L29/78
CPC classification number: H01L29/1608 , H01L21/046 , H01L21/0485 , H01L21/049 , H01L23/53223 , H01L29/45 , H01L29/66068 , H01L29/7802 , H01L2924/0002 , H01L2924/00 , H01L29/7827
Abstract: 一种半导体器件(1)，包括：由碳化硅制成的衬底(10)；形成在衬底(10)的表面(10A)上的绝缘膜(20,40)；不含Al的缓冲膜(51)；以及含Al的电极(52)。衬底(10)具有导电区(12)。在半导体器件中，接触孔(80)形成在导电区(12)上方使其延伸通过绝缘膜(20,40)并且暴露衬底(10)的表面(10A)。缓冲膜(51)从接触孔(80)的底表面(80B)起在接触孔(80)的侧壁表面(80A)上向上延伸。电极(52)形成为与接触孔(80)的底表面(80B)上的导电区(12)接触并且形成在绝缘膜(20,40)上，且缓冲膜(51)插入在其间。
-
公开(公告)号：CN104126218A
公开(公告)日：2014-10-29
申请号：CN201380010425.4
申请日：2013-02-05
Applicant: 住友电气工业株式会社
Inventor： 堀井拓
IPC: H01L21/02 , H01L21/306
CPC classification number: H01L21/02529 , H01L21/2007 , H01L21/6835 , H01L29/6606 , H01L29/66068 , H01L29/7802 , H01L2221/68381
Abstract: 准备由碳化硅制成的单晶衬底(11)以及比单晶衬底(11)中的每一个大的第一支撑衬底(31)。单晶衬底(11)接合在第一支撑衬底(31)上。使已经接合至第一支撑衬底(31)的单晶衬底(11)经历加工。移除第一支撑衬底(31)。单晶衬底(11)被热处理。单晶衬底(11)接合至比单晶衬底(11)大的第二支撑衬底(32)上。使接合至第二支撑衬底(32)的单晶衬底(11)经历加工。
-
公开(公告)号：CN102687238A
公开(公告)日：2012-09-19
申请号：CN201180005029.3
申请日：2011-07-21
Applicant: 住友电气工业株式会社
Inventor： 堀井拓
IPC: H01L21/02
CPC classification number: H01L21/6836 , H01L21/0445 , H01L29/26
Abstract: 本发明提供了一种用于制造半导体器件的方法，包括：用于制备复合晶圆的步骤；用于在复合晶圆上形成有源层（23）以获得第一中间晶圆的步骤；用于在第一中间晶圆上形成表面电极（24）以获得第二中间晶圆的步骤；用于将粘性带（71）粘贴到表面电极（24）侧以支撑第二中间晶圆的步骤；用于在利用粘性带（71）继续支撑第二中间层的同时移除支撑层（21）的步骤；用于通过将粘性带粘贴到后表面电极侧并且移除前表面电极（23）侧上的粘性带（71）来利用粘性带支撑多个SiC衬底（22）的步骤；以及用于在由后表面电极侧上的粘性带支撑SiC衬底（22）的同时通过切开SiC衬底（22）来获得多个半导体器件的步骤。
-
公开(公告)号：CN104170093B
公开(公告)日：2018-06-01
申请号：CN201380015255.9
申请日：2013-03-29
Applicant: 住友电气工业株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/768 , H01L29/12 , H01L29/417
CPC classification number: H01L21/76841 , H01L21/046 , H01L21/049 , H01L21/28026 , H01L21/76844 , H01L21/76855 , H01L29/1608 , H01L29/66068 , H01L29/78 , H01L29/7827
Abstract: 一种MOSFET(1)，设置有：衬底(10)；栅极绝缘膜(20)；栅电极(30)；形成在栅极绝缘膜(20)上以围绕栅电极(30)的层间绝缘膜(40)；包含Ti和N且不包含Al的缓冲膜(51)；以及包含Ti、Al和Si的源电极(52)。MOSFET(1)具有其中形成的接触孔(80)，所述接触孔贯穿层间绝缘膜(40)，暴露衬底(10)的主表面(10A)，并且与栅电极(30)隔开。缓冲膜(51)形成为与接触孔(80)的侧壁表面(80A)接触。在衬底(10)的主表面(10A)上，源电极(52)被形成为使得所述源电极与该主表面接触，所述主表面通过形成缓冲膜(51)和接触孔(80)而被暴露。
-
Patent Agency Ranking
公开(公告)号：CN103907176B
公开(公告)日：2016-06-29
申请号：CN201280053287.3
申请日：2012-05-22
Applicant: 住友电气工业株式会社
IPC: H01L21/28 , H01L21/3205 , H01L21/336 , H01L21/768 , H01L23/522 , H01L23/532 , H01L29/12 , H01L29/417 , H01L29/78
CPC classification number: H01L21/046 , H01L21/0485 , H01L21/049 , H01L29/45 , H01L29/66068 , H01L29/7802 , H01L2924/0002 , H01L2924/00
Abstract: 一种制备MOSFET(1)的方法，包括：制备碳化硅衬底(10)的步骤；形成与衬底(10)进行欧姆接触的漏电极(51)的步骤；以及形成与漏电极(51)的顶部接触的背表面焊盘电极(80)的步骤。在漏电极(51)形成步骤中，形成包括含有Ti和Si的合金的漏电极(51)。而且，所形成的背表面焊盘电极(80)被维持在300℃或更低的温度，直至MOSFET(1)制备完成。该配置使得能够条制备工艺的效率，同时实现电极间良好的粘附性。
-
公开(公告)号：CN105453219A
公开(公告)日：2016-03-30
申请号：CN201480043414.0
申请日：2014-06-25
Applicant: 住友电气工业株式会社
IPC: H01L21/20 , H01L21/205 , H01L21/265 , H01L21/336 , H01L29/06 , H01L29/12 , H01L29/78
CPC classification number: H01L21/02694 , H01L21/02378 , H01L21/02529 , H01L21/0262 , H01L21/02664 , H01L21/046 , H01L21/047 , H01L29/0619 , H01L29/1608 , H01L29/66068 , H01L29/7811
Abstract: 一种碳化硅半导体衬底(10)，包括：具有外径不小于100mm的主表面并且由单晶碳化硅制成的基础衬底(1)；形成在主表面(1A)上的外延层(2)；以及形成在基础衬底(1)的与主表面(1A)相反的背侧表面(1B)上的变形抑制层(8)。以此方式，通过变形抑制层(8)最小化衬底的变形(例如在高温处理过程中的翘曲)。这可降低在利用碳化硅半导体衬底(10)执行制造碳化硅半导体器件的方法的制造工艺过程中在碳化硅半导体衬底(10)中发生诸如裂缝的缺陷的风险。
-
公开(公告)号：CN104170093A
公开(公告)日：2014-11-26
申请号：CN201380015255.9
申请日：2013-03-29
Applicant: 住友电气工业株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/768 , H01L29/12 , H01L29/417
CPC classification number: H01L21/76841 , H01L21/046 , H01L21/049 , H01L21/28026 , H01L21/76844 , H01L21/76855 , H01L29/1608 , H01L29/66068 , H01L29/78 , H01L29/7827
Abstract: 一种MOSFET(1)，设置有：衬底(10)；栅极绝缘膜(20)；栅电极(30)；形成在栅极绝缘膜(20)上以围绕栅电极(30)的层间绝缘膜(40)；包含Ti和N且不包含Al的缓冲膜(51)；以及包含Ti、Al和Si的源电极(52)。MOSFET(1)具有其中形成的接触孔(80)，所述接触孔贯穿层间绝缘膜(40)，暴露衬底(10)的主表面(10A)，并且与栅电极(30)隔开。缓冲膜(51)形成为与接触孔(80)的侧壁表面(80A)接触。在衬底(10)的主表面(10A)上，源电极(52)被形成为使得所述源电极与该主表面接触，所述主表面通过形成缓冲膜(51)和接触孔(80)而被暴露。
-
公开(公告)号：CN105074886B
公开(公告)日：2020-11-03
申请号：CN201480007910.0
申请日：2014-01-17
Applicant: 住友电气工业株式会社
IPC: H01L21/336 , H01L21/28 , H01L21/768 , H01L29/12 , H01L29/78
Abstract: 一种碳化硅衬底(10)，其具有被设置为与第一主表面(10a)相接触的栅绝缘膜(20)，具有被设置为与栅绝缘膜(20)相接触的栅电极(30)，且具有从第一主表面(10a)暴露出的源区(15)。利用掩模层(45)，通过针对层间绝缘膜(40)执行第一各向同性蚀刻，具有第一内壁表面(46a)的第一凹进部(46)被形成在层间绝缘膜(40)中。利用掩模层(45)，通过针对层间绝缘膜(40)和栅绝缘膜(20)执行第一各向异性蚀刻且由此从栅绝缘膜(20)暴露源区(15)而形成具有第二内壁表面(47a)的第二凹进部(47)。形成被布置为与第一内壁表面(46a)和第二内壁表面(47a)相接触并且被电连接至源电极(50)的互连(60)。因此，可提供能提高互连可靠性的碳化硅半导体器件以及制造该碳化硅半导体器件的方法。
-
公开(公告)号：CN106796886B
公开(公告)日：2020-05-01
申请号：CN201580046055.9
申请日：2015-07-22
Applicant: 住友电气工业株式会社
IPC: H01L21/336 , H01L21/20 , H01L29/12 , H01L29/78
Abstract: 一种碳化硅外延层(120)，包括：第一杂质区(61)，其具有第一导电类型；第二杂质区(62)，其被设置为与所述第一杂质区(61)接触并且具有与所述第一导电类型不同的第二导电类型；以及第三杂质区(63)，其和所述第一杂质区(61)由所述第二杂质区(62)分开并且具有所述第一导电类型。栅极绝缘膜(57)与所述第一杂质区(61)、所述第二杂质区(62)和所述第三杂质区(63)接触。沟槽部(20)形成在所述第一杂质区(61)的表面(161)中，所述表面(161)与所述栅极绝缘膜(57)接触，所述沟槽部(20)在沿所述表面(161)的方向上延伸，所述沟槽部(20)在所述一个方向上的宽度为所述沟槽部(20)在垂直于所述一个方向的方向上的宽度的两倍或者两倍以上，所述沟槽部(20)距所述表面(161)的最大深度不超过10nm。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.031 seconds)
