-
公开(公告)号：WO2020130175A1
公开(公告)日：2020-06-25
申请号：PCT/KR2018/016168
申请日：2018-12-19
Applicant: 전자부품연구원
Abstract: 본 발명에 따른 다중 센서를 이용한 비침습식 생체정보 측위 기반 보정 시스템은 투과식 및 반사식 기반의 다중 센서, 상기 다중 센서로부터 측정된 수신 전압 값을 기반으로 사용자의 혈액에서의 생체정보를 측정하는 생체정보 측정부, 상기 측정된 생체정보를 미리 준비된 침습적 데이터와 비교하여 상기 다중 센서의 출력 전압을 보정하기 위한 보정값을 산출하는 보정부 및 상기 산출된 보정값에 기초하여 상기 다중 센서의 출력 전압을 증감시키는 출력부를 포함한다.
-
公开(公告)号：WO2021132799A1
公开(公告)日：2021-07-01
申请号：PCT/KR2020/002160
申请日：2020-02-14
Applicant: 전자부품연구원
IPC: A61B5/1455 , A61B5/00 , A61B5/1495
Abstract: 본 발명은 상시 혈당과 같은 혈액 상태를 확인해야 하는 환자들의 심리적 안정과 검사 소요시간 및 불편함 해소하기 위해서 비침습형으로 혈액 상태를 측정하는 데 있어서, 측정의 정확도 및 정밀도를 높히는 방식의 혈액측정 방법 및 장치을 제안한다. 혈액성분 측정을 위한 광학식 비침습 측정에서 있어서 측정 대상자, 측정 위치, 환경 등의 영향에 따라 측정하고자 하는 혈액성분과 관계없는 신호 변위를 제거하기 위한 기준점을 확립하기 위하여 측정대상자 개인별로 자가기준점(self-reference)을 설정하여 혈액성분을 측정하기 위하여, 1차원 선형 배열 이미지센서를 이용하여 각 측정대상자 개인의 피부표면에서 기준점을 인식 및 설정하고 이 기준점에서의 광 세기와 다른 지점에서 측정된 광 세기로부터 혈당 등 혈액성분의 농도를 산정한다.
-
公开(公告)号：WO2020130213A1
公开(公告)日：2020-06-25
申请号：PCT/KR2018/016572
申请日：2018-12-24
Applicant: 전자부품연구원
Abstract: 센서별 대역폭 가변형 아날로그 디지털 변환기가 제공된다. 본 발명의 실시예에 따른 멀티 센서 신호 처리 장치는, 다수의 센서들 중 하나를 선택하는 멀티플렉서, 멀티플렉서에서 선택한 센서에서 출력되는 아날로그 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기, 멀티플렉서에서 선택한 센서에 따라 아날로그 디지털 변환기의 샘플링 주파수를 제어하는 제어기를 포함한다. 이에 의해, 불필요한 소모전력을 낮춤으로써 배터리 동작시 더 오랜 시간 동안 동작 가능하도록 할 수 있다.
-
公开(公告)号：WO2021125387A1
公开(公告)日：2021-06-24
申请号：PCT/KR2019/018022
申请日：2019-12-18
Applicant: 전자부품연구원
IPC: A61B5/00 , A61B5/0452 , A61B5/024 , G16H50/20
Abstract: 본 발명은 당뇨병 환자 여부를 추정하는 시스템 및 그 방법에 관한 것이다. 본 발명에 따른 당뇨 추정 시스템은 ECG 및 PPG를 수신하는 입력부와, ECG 및 PPG를 이용하여 당뇨 환자 여부를 추정하는 프로그램이 저장된 메모리 및 프로그램을 실행시키는 프로세서를 포함하고, 프로세서는 ECG의 QT 인터벌과 PPG의 미분 결과를 이용하여 당뇨 환자 여부를 추정하는 것을 특징으로 한다.
-
公开(公告)号：WO2020130571A1
公开(公告)日：2020-06-25
申请号：PCT/KR2019/017876
申请日：2019-12-17
Applicant: 전자부품연구원
IPC: A61B5/00 , A61B5/1455 , A61B5/145
Abstract: 본 발명의 비침습형 혈액 검사 장치에서의 혈액 검사 방법은, 본 발명의 비침습형 혈액 검사 장치에 따르면, 혈액 성분에 따라서 투과형 검사 모드 및 반사형 검사 모드 중 어느 하나의 검사 모들의 선택이 가능하도록 듀얼 모드를 지원한다.
-
Patent Agency Ranking
-
公开(公告)号：KR101761284B1
公开(公告)日：2017-07-26
申请号：KR1020150187280
申请日：2015-12-28
Applicant: 전자부품연구원
Abstract: 본발명은위치알림정보제공방법및 이를지원하는장치에관한것으로, 적어도하나의기관이제공하는위치알림정보의설정변경을보다단순하고직관적으로처리할수 있도록하기위한것이다. 본발명은적어도하나의고유정보및 고유정보에매핑되고고유정보에대응하는대상자의위치알림정보를제공하는적어도하나의기관장치정보를저장하는메모리, 단말장치가입력한고유정보가수신되면, 입력된고유정보에매핑되는기관장치들의위치알림정보의제공여부를설정할수 있는설정리스트를생성하고, 설정리스트를단말장치에전송하도록제어하는프로세서, 단말장치로부터공유정보를수신하고, 설정리스트를전송하는통신인터페이스를포함하는것을특징으로하는위치알림정보제공장치중 통합서비스운영장치를개시한다.
Abstract translation: 位置通知信息提供方法及其支持装置技术领域本发明涉及位置通知信息提供方法及其支援装置，旨在简化并直观地处理由至少一个组织提供的位置通知信息的设定变更。 本发明涉及用于存储至少一个器官装置信息的存储器，其被映射到至少一个唯一信息和唯一信息并提供与唯一信息相对应的主体的位置通知信息， 处理器，被配置为生成能够设置是否提供映射到唯一信息的机构设备的位置通知信息并将设置列表发送到终端设备的设置列表; 以及用于向位置信息提供设备提供位置信息的通信接口。
-
-
公开(公告)号：KR101053441B1
公开(公告)日：2011-08-02
申请号：KR1020080135211
申请日：2008-12-29
Applicant: 전자부품연구원
Abstract: 본 발명은 MDAC가 커패시터의 위치가 고정되는 구조와 매 클락 주기마다 커패시터의 위치가 교환되는 구조를 선택할 수 있는 1.5 bit/stage MDAC (Multiplying Digital and Analog Converter)를 적용하여 MDAC 내의 커패시터간 부정합으로 인해 발생되는 부정합 오차를 추출하고, 이후에 발생되는 디지털 출력 값에 부정합 오차를 디지털 연산 처리하여, 디지털 출력에 내포된 오차를 디지털 연산을 통해 보정하는 알고리즈믹 아날로그/디지털 변환기의 커패시터간 부정합 오차 보정 방법 및 그 장치를 개시함에 의해 알고리즈믹 아날로그/디지털 변환기가 고해상도를 지원하며, 빠른 속도로 아날로그/디지털 변환을 처리할 수 있도록 하는 것이다.
Abstract translation: 本发明由于在MDAC电容器之间的失配来应用MDAC为1.5位/级MDAC（乘法数字和模拟转换器）来选择用于每个结构的结构，并且每个时钟周期中其位置被固定在电容器的位置交换的电容器 数字转换器通过数字运算数字校正数字输出中包含的误差，并通过数字运算校正数字输出中包含的误差， 其方法和设备使高分辨率模数转换器能够支持高速模数转换处理。
-
公开(公告)号：KR1020110076540A
公开(公告)日：2011-07-06
申请号：KR1020090133283
申请日：2009-12-29
Applicant: 전자부품연구원
CPC classification number: H03L7/0807 , H03L7/095
Abstract: PURPOSE: A clock data recovery circuit using a dual interpolation method and a method thereof are provided to lower the frequencies of a clock generator by keeping the number of supply clocks as many as that of a 1/2 rate frequency method using a double interpolation method. CONSTITUTION: A clock generator(170) generates a first clock with the 1/4 frequency of the rate of the received data. A clock generator generates a second clock having the 90 degrees of a phase difference with the phase of the first clock. A first phase interpolator(110) performs a first phase interpolation by transferring the first and the second clock from the clock generator to an optimum sampling position for data. A second phase interpolator(120) additionally generates a third clock and a fourth clock with phase difference of each 45 degrees between the first clock and the second clock interpolated by the first phase interpolator. A phase detector generates eight UP signals and eight DOWN signals through the phase comparison of the first clock to the fourth clock.
Abstract translation: 目的：提供使用双插值方法的时钟数据恢复电路及其方法，以通过使用双插值方法将电源时钟的数量保持为1/2速率频率法的数量来降低时钟发生器的频率 。 构成：时钟发生器（170）产生具有接收数据速率的1/4频率的第一时钟。 时钟发生器产生具有与第一时钟的相位相差90度的第二时钟。 第一相位内插器（110）通过将第一和第二时钟从时钟发生器传送到用于数据的最佳采样位置来执行第一相位插值。 第二相位内插器（120）另外产生第三时钟和第四时钟，第一时钟与由第一相位内插器插值的第二时钟之间的每个45度的相位差。 相位检测器通过第一个时钟与第四个时钟的相位比较产生八个UP信号和八个DOWN信号。
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.035 seconds)
